[發明專利]基于不同高度銅柱的三維封裝結構及其制造方法在審
| 申請號: | 201710487603.2 | 申請日: | 2017-06-23 |
| 公開(公告)號: | CN107195617A | 公開(公告)日: | 2017-09-22 |
| 發明(設計)人: | 李恒甫 | 申請(專利權)人: | 華進半導體封裝先導技術研發中心有限公司 |
| 主分類號: | H01L23/538 | 分類號: | H01L23/538;H01L23/498;H01L21/60;H05K1/02;H05K1/18 |
| 代理公司: | 上海智晟知識產權代理事務所(特殊普通合伙)31313 | 代理人: | 張東梅 |
| 地址: | 214028 江蘇省無錫市新區*** | 國省代碼: | 江蘇;32 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 基于 不同 高度 三維 封裝 結構 及其 制造 方法 | ||
技術領域
本發明涉及半導體封裝領域,尤其涉及PCB基板的三維封裝結構及其制 造方法。
背景技術
隨著集成電路工藝的發展,除了對器件本身提出的高速、低功耗、高可靠 性的性能要求之外,為了進一步滿足電子產品越來越向小型化、智能化以及集 成化方向發展,對芯片的封裝提出了更高的挑戰,傳統封裝在封裝尺寸、信號 阻抗等很多方面已經不能滿足高性能芯片封裝的要求。
在傳統封裝中,封裝的互連一般采用PCB板布線結合與芯片間的引線鍵 合等技術實現,引線鍵合的引線布局和塑封尺寸要遠大于芯片本身的尺寸,其 封裝體積較大,同時引線長度結合PCB板的布線較長導致信號的阻抗較大, 會有較明顯的信號延遲問題。為了解決這些問題,目前比較通用的做法是應用 三維系統級封裝(3D SIP)集成技術來減小封裝尺寸和互連的阻抗,從而提升 器件的整體電性能。而三維系統級封裝,無論是晶圓級封裝(WLCSP)還是 Fan-out封裝,通常需要在有帶硅通孔(TSV)的轉接板情況下,實現不同功能 芯片的三維互聯互通。
帶硅通孔(TSV)的轉接板制作難度較大,成本較高。首先,制造TSV 通孔需要有比較先進的高成本設備,如激光通孔設備或深反應離子刻蝕設備, 硅通孔絕緣層、阻擋層、種子層沉積設備、硅通孔填充設備等;其次,制造 TSV通孔的工藝復雜,難度較高,如高深寬比的硅直通孔刻蝕需要用到博世工 藝,通孔的絕緣層、阻擋層、種子層沉積需要做到較好的臺階覆蓋率和厚度均 勻性。這些難度和成本對于前道晶圓制造工廠或者凸點(Bumping)生產線相 對較容易克服,但對于晶圓封裝廠而言,生產成本過高、難度過大。
由于封裝廠常規的引線鍵合封裝形式無法實現芯片小封裝尺寸和低信號 延遲的封裝要求,同時,鑒于帶硅通孔的轉接板三維封裝形式對封裝廠來說成 本過高、難度過大,因此需要一種基于封裝廠現有設備和工藝的新型封裝結構 來克服以上問題。
發明內容
針對現有技術中存在的問題,本發明的一個實施例提供一種基于不同高度 銅柱的三維封裝結構,包括:封裝基板;位于封裝基板第一表面的外接焊球; 至少兩層位于封裝基板內部和或表面的電路,及至少一層層間通孔;位于封裝 基板第二表面的第一焊盤和第二焊盤;位于第一焊盤上的第一銅柱,及位于第 二焊盤上的第二銅柱;連接于第一銅柱上的第一芯片焊接結構和第一芯片,及 連接于第二銅柱上的第二芯片焊接結構和第二芯片;其中,所述第二銅柱高于 第一銅柱,第一芯片至少部分的位于第二芯片的焊接面與封裝基板之間,從而 使第一芯片和第二芯片在封裝基板上形成三維封裝結構。
在本發明的實施例中,第二銅柱的高度不小于所述第一銅柱高度與所述第 一芯片厚度以及所述第一芯片焊接結構高度之和。
在本發明的實施例中,第一銅柱的高度為30微米至80微米。
在本發明的實施例中,第二銅柱的高度為130微米至300微米。
在本發明的實施例中,第一銅柱收納在第一芯片的平面尺寸以內,所述第 二銅柱收納在第二芯片的平面尺寸以內,且位于第一芯片的平面尺寸以外。
本發明的另一個實施例提供一種制造基于不同高度銅柱的三維封裝結構 的方法,包括:在封裝基板的第一焊盤位置制作第一銅柱;在封裝基板的第二 焊盤位置制作第二銅柱;通過第一銅柱焊接第一芯片至封裝基板;通過第二銅 柱焊接第二芯片至封裝基板。
在本發明的另一個實施例中,制作第一銅柱的步驟包括沉積電鍍種子層、 光刻形成第一銅柱電鍍掩膜、電鍍第一銅柱和去除第一銅柱電鍍掩膜。
在本發明的另一個實施例中,制作第二銅柱的步驟包括光刻形成第二銅柱 電鍍掩膜、電鍍第二銅柱、去除第二銅柱電鍍掩膜以及去除電鍍種子層。
在本發明的另一個實施例中,制作所述第二銅柱的電鍍掩膜的方法為超厚 負膠光刻、多次光刻,或LIGA技術。
本發明公開的三維封裝結構無需常規三維封裝所需的帶硅通孔(TSV)的 轉接板,具有相對于引線鍵合更小的封裝面積和體積,相對于引線鍵合更小的 連接電阻,降低信號延遲,因此與TSV轉接板三維封裝結構相比,具有顯著 的成本優勢。
附圖說明
為了進一步闡明本發明的各實施例的以上和其它優點和特征,將參考附圖 來呈現本發明的各實施例的更具體的描述??梢岳斫猓@些附圖只描繪本發明 的典型實施例,因此將不被認為是對其范圍的限制。在附圖中,為了清楚明了, 相同或相應的部件將用相同或類似的標記表示。
圖1示出的是本發明一個實施例的不同高度銅柱的三維封裝結構剖面示 意圖。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于華進半導體封裝先導技術研發中心有限公司,未經華進半導體封裝先導技術研發中心有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201710487603.2/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:一氧化碳生產工藝
- 下一篇:一種g-C3N4表面光電壓信號增強的制備方法





