[發(fā)明專(zhuān)利]基于不同高度銅柱的三維封裝結(jié)構(gòu)及其制造方法

在審

• 申請(qǐng)?zhí)枺?/td>: 201710486148.4
• 申請(qǐng)日: 2017-06-23
• 公開(kāi)（公告）號(hào): CN107195613A
• 公開(kāi)（公告）日: 2017-09-22
• 發(fā)明（設(shè)計(jì)）人: 李恒甫
• 申請(qǐng)（專(zhuān)利權(quán)）人: 華進(jìn)半導(dǎo)體封裝先導(dǎo)技術(shù)研發(fā)中心有限公司
• 主分類(lèi)號(hào): H01L23/498
• 分類(lèi)號(hào): H01L23/498;H01L23/488;H01L21/60;H01L25/065
• 代理公司: 上海智晟知識(shí)產(chǎn)權(quán)代理事務(wù)所(特殊普通合伙)31313
• 代理人: 張東梅

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體封裝領(lǐng)域，尤其涉及PCB基板的三維封裝結(jié)構(gòu)及其制造方法。

背景技術(shù)

隨著集成電路工藝的發(fā)展，除了對(duì)器件本身提出的高速、低功耗、高可靠性的性能要求之外，為了進(jìn)一步滿足電子產(chǎn)品越來(lái)越向小型化、智能化以及集成化方向發(fā)展，對(duì)芯片的封裝提出了更高的挑戰(zhàn)，傳統(tǒng)封裝在封裝尺寸、信號(hào)阻抗等很多方面已經(jīng)不能滿足高性能芯片封裝的要求。

在傳統(tǒng)封裝中，封裝的互連一般采用PCB板布線結(jié)合與芯片間的引線鍵合等技術(shù)實(shí)現(xiàn)，引線鍵合的引線布局和塑封尺寸要遠(yuǎn)大于芯片本身的尺寸，其封裝體積較大，同時(shí)引線長(zhǎng)度結(jié)合PCB板的布線較長(zhǎng)導(dǎo)致信號(hào)的阻抗較大，會(huì)有較明顯的信號(hào)延遲問(wèn)題。為了解決這些問(wèn)題，目前比較通用的做法是應(yīng)用三維系統(tǒng)級(jí)封裝(3D SIP)集成技術(shù)來(lái)減小封裝尺寸和互連的阻抗，從而提升器件的整體電性能。而三維系統(tǒng)級(jí)封裝，無(wú)論是晶圓級(jí)封裝(WLCSP)還是 Fan-out封裝，通常需要在有帶硅通孔(TSV)的轉(zhuǎn)接板情況下，實(shí)現(xiàn)不同功能芯片的三維互聯(lián)互通。

帶硅通孔(TSV)的轉(zhuǎn)接板制作難度較大，成本較高。首先，制造TSV 通孔需要有比較先進(jìn)的高成本設(shè)備，如激光通孔設(shè)備或深反應(yīng)離子刻蝕設(shè)備，硅通孔絕緣層、阻擋層、種子層沉積設(shè)備、硅通孔填充設(shè)備等；其次，制造 TSV通孔的工藝復(fù)雜，難度較高，如高深寬比的硅直通孔刻蝕需要用到博世工藝，通孔的絕緣層、阻擋層、種子層沉積需要做到較好的臺(tái)階覆蓋率和厚度均勻性。這些難度和成本對(duì)于前道晶圓制造工廠或者凸點(diǎn)(Bumping)生產(chǎn)線相對(duì)較容易克服，但對(duì)于晶圓封裝廠而言，生產(chǎn)成本過(guò)高、難度過(guò)大。

由于封裝廠常規(guī)的引線鍵合封裝形式無(wú)法實(shí)現(xiàn)芯片小封裝尺寸和低信號(hào)延遲的封裝要求，同時(shí)，鑒于帶硅通孔的轉(zhuǎn)接板三維封裝形式對(duì)封裝廠來(lái)說(shuō)成本過(guò)高、難度過(guò)大，因此需要一種基于封裝廠現(xiàn)有設(shè)備和工藝的新型封裝結(jié)構(gòu)來(lái)克服以上問(wèn)題。

發(fā)明內(nèi)容

針對(duì)現(xiàn)有技術(shù)中存在的問(wèn)題，本發(fā)明的一個(gè)實(shí)施例提供一種基于不同高度銅柱的三維封裝結(jié)構(gòu)，包括：封裝基板；位于封裝基板第一表面的外接焊球；至少兩層位于封裝基板內(nèi)部和或表面的電路，及至少一層層間通孔；位于封裝基板第二表面的第一焊盤(pán)和第二焊盤(pán)；位于封裝基板第二表面的第一芯片和第二芯片，位于第一芯片上的第一銅柱凸塊和位于第二芯片上的第二銅柱凸塊，第一芯片通過(guò)第一銅柱凸塊連接到封裝基板的第一焊盤(pán)，第二芯片通過(guò)第二銅柱凸塊連接到封裝基板的第二焊盤(pán)；其中，所述第二銅柱凸塊高于第一銅柱凸塊，第一芯片至少部分的位于第二芯片的焊接面與封裝基板之間，從而使第一芯片和第二芯片在封裝基板上形成三維封裝結(jié)構(gòu)。

在本發(fā)明的實(shí)施例中，第二銅柱凸塊的高度不小于所述第一銅柱凸塊高度與所述第一芯片厚度之和。

在本發(fā)明的實(shí)施例中，第一銅柱凸塊的高度為30微米至80微米。

在本發(fā)明的實(shí)施例中，第二銅柱凸塊的高度為130微米至300微米。

本發(fā)明的另一個(gè)實(shí)施例提供一種制造基于不同高度銅柱的三維封裝結(jié)構(gòu)的方法，包括：在封裝基板制作用于焊接第一芯片和第二芯片的第一及第二封裝焊盤(pán)；在第一芯片上制作第一銅柱凸點(diǎn)；在第二芯片上制作第二銅柱凸點(diǎn)；通過(guò)第一銅柱凸點(diǎn)焊接第一芯片至封裝基板的第一封裝焊盤(pán)上；通過(guò)第二銅柱凸點(diǎn)焊接第二芯片至封裝基板的第二封裝焊盤(pán)上。

在本發(fā)明的另一個(gè)實(shí)施例中，制作第一銅柱凸塊和或第二銅柱凸塊的步驟包括沉積電鍍種子層、光刻形成銅柱凸塊電鍍掩膜、電鍍銅柱凸塊和去除銅柱凸塊的電鍍掩膜、去除電鍍種子層以及回流形成最終的銅柱凸塊。

在本發(fā)明的另一個(gè)實(shí)施例中，制作第二銅柱凸塊的電鍍掩膜的方法為超厚負(fù)膠光刻，或多次光刻，或LIGA技術(shù)。

本發(fā)明公開(kāi)的三維封裝結(jié)構(gòu)無(wú)需常規(guī)三維封裝所需的帶硅通孔(TSV)的轉(zhuǎn)接板，具有相對(duì)于引線鍵合更小的封裝面積和體積，相對(duì)于引線鍵合更小的連接電阻，降低信號(hào)延遲，因此與TSV轉(zhuǎn)接板三維封裝結(jié)構(gòu)相比，具有顯著的成本優(yōu)勢(shì)。

附圖說(shuō)明

為了進(jìn)一步闡明本發(fā)明的各實(shí)施例的以上和其它優(yōu)點(diǎn)和特征，將參考附圖來(lái)呈現(xiàn)本發(fā)明的各實(shí)施例的更具體的描述。可以理解，這些附圖只描繪本發(fā)明的典型實(shí)施例，因此將不被認(rèn)為是對(duì)其范圍的限制。在附圖中，為了清楚明了，相同或相應(yīng)的部件將用相同或類(lèi)似的標(biāo)記表示。

圖1示出的是本發(fā)明一個(gè)實(shí)施例的不同高度銅柱的三維封裝結(jié)構(gòu)剖面示意圖。

圖2示出的是本發(fā)明一個(gè)實(shí)施例的不同高度銅柱尺寸關(guān)系示意圖。