[發明專利]一種基于FPGA和MC模型生成突發隨機脈沖噪聲的方法及裝置

有效

• 申請號: 201710480673.5
• 申請日: 2017-06-22
• 公開（公告）號: CN107273624B
• 公開（公告）日: 2020-08-04
• 發明（設計）人: 王毅;龔航;田富公;鄧子喬;李松濃;侯興哲;孫洪亮
• 申請（專利權）人: 重慶郵電大學
• 主分類號: G06F30/20
• 分類號: G06F30/20;H03B29/00
• 代理公司: 北京同恒源知識產權代理有限公司 11275
• 代理人: 廖曦

1.一種基于FPGA和MC模型生成突發隨機脈沖噪聲的裝置，其特征在于，包括：通用異步收發傳輸UART模塊、控制和命令解析單元、一級馬爾可夫鏈(Markov Chain，MC)模型、判定模塊Ⅰ、脈沖寬度模塊、高斯白噪聲模塊、二級MC模型、二級MC噪聲空間模塊和計數器模塊Ⅰ；

其中，UART模塊上設置有輸入端可供上位機連接輸入；UART模塊傳送上位機命令到控制和命令解析單元；控制和命令解析單元連接并控制高斯白噪聲模塊、一級MC模型、計數器模塊Ⅰ、二級MC模型和二級MC噪聲空間模塊，其中，一級MC模型為兩個狀態的一階MC，二級MC模型為至少有三個狀態的二階MC；脈沖寬度模塊接收控制和命令解析單元的突發脈沖的脈沖點數并產生相應脈沖寬度或根據控制和命令解析單元下發的分布函數隨機產生脈沖寬度，并連接控制一級MC模型和二級MC模型；判定模塊Ⅰ用于生成判定結果，其輸出端與高斯白噪聲模塊和二級MC模型連接；二級MC噪聲空間模塊輸出端與二級MC模型連接；高斯白噪聲模塊和二級MC模型連接形成本裝置的輸出端；本裝置的輸出端上連接有計數器模塊Ⅰ，當計數器模塊Ⅰ的計數達到上位機下發的點數時，則關閉二級MC模型，同時使能一級MC模型，進行下一個脈沖周期。

2.根據權利要求1所述的一種基于FPGA和MC模型生成突發隨機脈沖噪聲的裝置，其特征在于：所述上位機和UART模塊之間設置有一個USB轉UART橋接。

3.根據權利要求1所述的一種基于FPGA和MC模型生成突發隨機脈沖噪聲的裝置，其特征在于：所述一級MC模型包括：一級MC儲存器，累加器模塊Ⅰ，LFSR模塊Ⅰ，判定模塊Ⅱ，計數器模塊Ⅱ，一級MC狀態空間模塊；

其中，一級MC儲存器存放的是從上位機傳來的一級MC模型的狀態轉移矩陣和兩狀態的初始概率分布；一級MC模型首先依據兩狀態的初始概率分布跳到第一個狀態，并記下該狀態在狀態轉移矩陣中的位置，即該狀態在狀態轉移矩陣所在行中第一位數值在一級MC儲存器中的地址；LFSR模塊Ⅰ產生(0,1]之間的偽隨機數，它在一級MC模型發生狀態改變的周期內不發生變化；累加器模塊Ⅰ首先將一級MC儲存器中的數據在地址的增加下逐位取出狀態轉移矩陣行中的概率數值，并求累加和，然后與LFSR模塊Ⅰ產生的隨機數進入判定模塊Ⅱ判定，如果第i_th1次產生的隨機數大于該次的累加和，使能信號置1，完成一個MC的周期，i_th1即為從當前狀態跳到的下一個狀態，然后在一級MC狀態空間模塊中取出i_th1對應的狀態值作為一級MC模型的輸出。

4.根據權利要求1所述的一種基于FPGA和MC模型生成突發隨機脈沖噪聲的裝置，其特征在于：所述二級MC模型包括：二級MC儲存器，累加器模塊Ⅱ，LFSR模塊Ⅱ，判定模塊Ⅲ，計數器模塊Ⅲ，二級MC狀態空間模塊，分布函數模塊，脈沖長度模塊，噪聲綜合模塊和脈沖幅度、脈沖狀態個數模塊；

其中二級MC儲存器存放的是二級MC的狀態轉移矩陣和初始概率分布，二級MC模型首先根據初始概率分布跳到初始狀態，此時初始狀態包括兩個狀態：當前狀態和前一個狀態，組成一個連續狀態，二級MC模型記下該初始狀態在狀態轉移矩陣中的位置，即該狀態在狀態轉移矩陣所在行中第一位數值在二級MC儲存器中的地址，LFSR模塊Ⅱ產生(0,1]之間的偽隨機數，累加器模塊Ⅱ將二級MC儲存器中的數據在地址的增加下逐行取出狀態轉移矩陣行中的概率數值，并求累加和，然后與LFSR模塊Ⅱ產生的隨機數進入判定模塊Ⅲ判定，如果第i_th2次產生的隨機數大于該次的累加和，使能信號置1，完成一個二階MC的周期；i_th2即跳往下一個連續狀態中的第二個狀態，與上一個連續狀態中的第二個狀態組成當前狀態的連續狀態，噪聲綜合模塊根據脈沖長度模塊和二級MC狀態空間模塊輸出的幅值合成脈沖噪聲，合成脈沖噪聲作為二級MC模型的輸出。