[發明專利]集體制造配置成在高于1GHz下工作的3D電子組件的方法

有效

• 申請號: 201710479941.1
• 申請日: 2017-06-22
• 公開（公告）號: CN107527895B
• 公開（公告）日: 2023-05-12
• 發明（設計）人: C·巴爾
• 申請（專利權）人: 3D加公司
• 主分類號: H01L25/065
• 分類號: H01L25/065;H01L23/31
• 代理公司: 北京戈程知識產權代理有限公司 11314
• 代理人: 程偉;王錦陽

本發明的主題為一種集體制造配置成在高于1GHz下工作的3D電子組件的方法，每個3D電子組件包括在其工作溫度和頻率下經測試的至少兩個表面可轉移的球柵型電子封裝的堆疊。所述方法包括：?根據下述子步驟按照如下次序來制造重構晶片：將電子封裝在球側放置第一粘性表層上，在樹脂中模塑電子封裝并且進行樹脂的聚合，以獲得過渡晶片，在過渡晶片的與球相對的面上對過渡晶片進行減薄，去除第一粘性表層并且在與球相對側將過渡晶片放置在第二粘性表層上，在球側的面上對過渡晶片進行減薄，形成球側的再分配層，去除第二粘性表層以得到厚度比電子封裝的原始厚度更小的重構晶片，?堆疊重構晶片，?切割經堆疊的重構晶片。

技術領域

本發明的領域在于集體制造包括至少兩個電子芯片的堆疊的、具有減小的厚度的3D電子組件的方法。

背景技術

在高頻下工作的元件(存儲器、處理器等)進入市場意味著未封裝的芯片(裸芯片)的使用帶來新的效率問題。在超過大約1GHz的頻率下利用探針尖部測試裸芯片變得非常棘手。其主要原因是在這些元件以3D電子組件堆疊的情況下，有些芯片將能夠在最大頻率下工作，而其它芯片將不能；由此導致包括多個芯片的組件將無法在最大頻率下工作。

規避該困境的方法在于使用經封裝的芯片，也就是說將多個芯片放置在自身可受到完整測試的封裝中。實際上，封裝包括以比芯片的焊盤的間距更大的間距隔開的焊接球的形式存在的輸出部。

芯片的焊盤的間距：50至100μm，

封裝芯片的球柵型封裝的間距：400至800μm。

因此可使用測試插座并且由此可在大概可以大于1GHz的頻率下以及在介于-55℃與+125℃之間的工作溫度下測試封裝。

但是封裝的堆疊比芯片的堆疊更厚，并且由此導致同樣會更厚的3D組件，然而希望的是獲取具有減小的厚度的3D組件。

從這個觀察出發，于是需要尋求一種適合于這些能夠在高頻下工作的封裝的堆疊技術，并且使得可以獲得具有減小的厚度的3D組件。

因此，就在尤其是大于1GHz的工作頻率、在介于-55℃與+125℃之間的工作溫度以及具有所獲得的3D組件的減小的厚度的電子芯片的可靠性而言，至今仍然需要一種能同時滿足所有上述要求的集體制造3D電子組件的方法。

發明內容

更確切地說，本發明的主題為一種集體制造3D電子組件的方法，每個3D電子組件包括在其工作溫度和頻率下經測試的至少兩個表面可轉移的球柵型電子封裝的堆疊，所述方法包括：

-制造重構晶片的步驟，根據第一實施方案，每個重構晶片根據下述子步驟按照如下次序來制造：

A1)將所述電子封裝在球側放置在第一粘性表層上，

B1)在樹脂中模塑所述電子封裝，并且進行所述樹脂的聚合，以獲得過渡晶片，

C1)在所述過渡晶片的與球相對的面上對所述過渡晶片進行減薄，

D1)去除所述第一粘性表層并且在與球相對側將過渡晶片放置在第二粘性表層上，

E1)在球側的面上對過渡晶片進行減薄，

F1)形成球側的再分配層，

G1)去除所述第二粘性表層以得到厚度比所述電子封裝的原始厚度更小的重構晶片，

-在上述子步驟完成時已得到數個重構晶片，堆疊重構晶片，

-切割經堆疊的重構晶片，以得到3D組件。

本發明的主題還為一種集體制造3D電子組件的方法，每個3D電子組件包括在其工作溫度和頻率下經測試的至少兩個表面可轉移的球柵型電子封裝的堆疊，所述方法包括：