[發明專利]使用采樣時間至數字轉換器的倍頻延遲鎖定環路

有效

• 申請號: 201710477077.1
• 申請日: 2017-06-21
• 公開（公告）號: CN107528583B
• 公開（公告）日: 2022-04-19
• 發明（設計）人: 王海松;O·布爾格
• 申請（專利權）人: 馬維爾亞洲私人有限公司
• 主分類號: H03L7/081
• 分類號: H03L7/081
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 酆迅

1.一種倍頻延遲鎖定環路電路，包括：

延遲鏈，包括串聯連接的多個可變延遲電路，并且具有延遲鏈輸出；以及

反饋環路，包括用于從所述延遲鏈供應的反饋信號來導出數字控制信號的電路系統，所述數字控制信號表示所述延遲鏈輸出中的相位偏移的幅度和符號，以用于控制所述多個可變延遲電路中的可變延遲電路中的延遲，用于導出數字控制信號的所述電路系統包括采樣時間至數字轉換器，所述采樣時間至數字轉換器被配置為對輸入之間的時間延遲進行操作以生成所述數字控制信號作為輸出。

2.根據權利要求1所述的倍頻延遲鎖定環路電路，其中所述反饋環路還包括反饋除法器，所述反饋除法器用于對被反饋的所述延遲鏈輸出進行分頻以用于與參考信號進行比較，由此使所述倍頻延遲鎖定環路電路的輸出倍頻。

3.根據權利要求2所述的倍頻延遲鎖定環路電路，其中所述采樣時間至數字轉換器被配置為對從所述延遲鏈輸出和所述反饋除法器的輸出導出的信號進行操作以生成所述數字控制信號作為輸出。

4.根據權利要求3所述的倍頻延遲鎖定環路電路，其中：

所述采樣時間至數字轉換器用從所述延遲鏈輸出和所述反饋除法器的輸出導出的所述信號中的一個信號與從所述延遲鏈輸出和所述反饋除法器的輸出導出的所述信號中的另一信號之間的第一差，減去從所述延遲鏈輸出和所述反饋除法器的輸出導出的所述信號中的所述一個信號與從所述延遲鏈輸出和所述反饋除法器的輸出導出的所述信號中的所述另一信號之間的第二差，以提供差值；并且

所述差值指示所述延遲鏈輸出中的輸出偏移的符號和幅度。

5.根據權利要求4所述的倍頻延遲鎖定環路電路，其中所述反饋環路還包括邊沿生成器電路，所述邊沿生成器電路導出從所述延遲鏈輸出和所述反饋除法器的輸出導出的所述信號。

6.根據權利要求5所述的倍頻延遲鎖定環路電路，其中所述邊沿生成器電路包括：

多個觸發器，由所述延遲鏈輸出進行時鐘控制；其中：

所述多個觸發器包括第一觸發器鏈；

所述反饋除法器的所述輸出被輸入至所述第一觸發器鏈；

從所述延遲鏈輸出和所述反饋除法器的所述輸出導出的所述信號中的一個信號是所述第一觸發器鏈中的最后觸發器的輸出；并且

從所述延遲鏈輸出和所述反饋除法器的所述輸出導出的所述信號中的另一信號是所述第一觸發器鏈中的中間觸發器的延遲輸出。

7.根據權利要求6所述的倍頻延遲鎖定環路電路，其中：

所述多個觸發器包括第二觸發器鏈；

所述反饋除法器的所述輸出還被輸入至所述第二觸發器鏈；

所述第一差在所述第二觸發器鏈的輸出的上升邊沿上取得；并且

所述第二差在所述第二觸發器鏈的所述輸出的下降邊沿上取得。

8.根據權利要求7所述的倍頻延遲鎖定環路電路，其中：

所述第一觸發器鏈包括三個觸發器；并且

所述第二觸發器鏈包括兩個觸發器。

9.根據權利要求8所述的倍頻延遲鎖定環路電路，其中所述第一觸發器鏈中的所述中間觸發器是所述第一觸發器鏈中的第二觸發器。

10.根據權利要求6所述的倍頻延遲鎖定環路電路，其中所述第一觸發器鏈包括三個觸發器。

11.根據權利要求10所述的倍頻延遲鎖定環路電路，其中所述第一觸發器鏈中的所述中間觸發器是所述第一觸發器鏈中的第二觸發器。