[發明專利]一種報文處理的方法及裝置

在審

• 申請號: 201710475363.4
• 申請日: 2017-06-21
• 公開（公告）號: CN109101439A
• 公開（公告）日: 2018-12-28
• 發明（設計）人: 劉懷霖
• 申請（專利權）人: 深圳市中興微電子技術有限公司
• 主分類號: G06F12/0815
• 分類號: G06F12/0815;G06F12/0893
• 代理公司: 北京安信方達知識產權代理有限公司 11262
• 代理人: 孫敬霞;李丹

本文公布了一種報文處理的方法及裝置，包括：加速器向一致性系統互聯總線單元發送一致性寫請求；所述一致性系統互聯總線單元確認所述一致性寫請求的相應數據是否在所述CPU的緩存，所述一致性寫請求的相應數據在所述CPU的緩存時執行一致性處理；在完成所述一致性處理后，所述CPU從內存讀取相應數據。本申請能夠節省CPU維護cache一致性的開銷，有效提高報文處理的速度。

技術領域

本發明涉及計算機技術領域，具體涉及一種報文處理的方法及裝置。

背景技術

目前，在一個片上系統(SOC，System On Chip)中，通常外設或加速器會有自己維護的緩存空間，即不需要與CPU進行交互操作，這部分空間只需要軟件在內存管理時分配，并把信息提供給加速器，由加速器自行管理。另一部分，則需要以共享內存的方式與CPU實現交互，即外設或加速器將描述符和報文寫入內存，然后中斷通知CPU處理。或者，CPU初始化描述符和報文，寫入內存，通知外設或加速器讀取。而在一個高性能的SOC中，CPU會使能緩存(cache)，這就使得每次CPU處理報文時，都需要考慮內存一致性問題。此外，CPU從內存讀取加速器寫入的報文前，需先無效對應的高速緩存塊(cacheline)，然后才能獲得內存里面最新的數據；同樣，CPU將初始化的報文寫入cache后，需將對應的高速緩存塊清除(cacheline clean)到內存，這就使得CPU處理報文的性能受到限制。

針對相關技術中，CPU處理報文時需要維護cache一致性的開銷，報文處理慢的技術問題，目前尚未提出有效的解決方案。

發明內容

為了解決上述技術問題，本發明實施例提供了一種對報文加速處理的實現裝置及方法，能夠在不影響原有加速器管理自己緩存的同時解決CPU處理報文開銷大、速度慢的問題。

本發明實施例提供了：

一種報文處理的方法，包括：

加速器向一致性系統互聯總線單元發送一致性寫請求；

所述一致性系統互聯總線單元確認所述一致性寫請求的相應數據是否在所述CPU的緩存，所述一致性寫請求的相應數據在所述CPU的緩存時執行一致性處理；

在完成所述一致性處理后，所述CPU從內存讀取相應數據。

其中，所述加速器向一致性系統互聯總線單元發送一致性寫請求，包括：根據相應數據的內存屬性，判斷是否需要執行一致性處理；在需要執行一致性處理時，向一致性系統互聯總線單元發送一致性寫請求。

其中，所述一致性寫請求的相應數據在所述CPU的緩存時執行一致性處理，包括：確認所述一致性寫請求的相應數據在所述CPU的緩存時，一致性系統互聯總線單元向所述CPU發送一致性寫請求，所述CPU通過一致性系統互聯總線單元將所述緩存中的相應數據回寫入內存，之后所述一致性系統互聯總線單元將所述加速器發過來的相應數據寫入內存。

其中，所述加速器向一致性系統互聯總線單元發送一致性寫請求之后、所述CPU從內存讀取相應數據之前，還包括：確認所述一致性寫請求的相應數據不在所述CPU的緩存時，所述一致性互聯總線直接將加速器發過來的相應數據寫入內存。

其中，所述一致性寫請求的相應數據為報文和描述符。

一種報文處理的方法，包括：

加速器向一致性系統互聯總線單元發送一致性讀請求；

所述一致性系統互聯總線單元確認所述一致性讀請求的相應數據是否在所述CPU的緩存，所述一致性讀請求的相應數據在所述CPU的緩存時執行一致性處理；

在完成所述一致性處理后，加速器獲取相應數據。