[發明專利]一種串行數據解碼的時鐘恢復方法及系統

在審

• 申請號: 201710472764.4
• 申請日: 2017-06-21
• 公開（公告）號: CN107302355A
• 公開（公告）日: 2017-10-27
• 發明（設計）人: 周文聞
• 申請（專利權）人: 四川工業科技學院
• 主分類號: H03L7/08
• 分類號: H03L7/08
• 代理公司: 成都市集智匯華知識產權代理事務所(普通合伙)51237
• 代理人: 李華,溫黎娟

技術領域

本發明涉及數字電路串行解碼技術領域，具體涉及一種用于2.5MHz-20MHz串行解碼的時鐘恢復方法及系統。

背景技術

隨著國家大力發展智能電網建設，傳統電力設備的智能化程度越來越高，基本所有的電力設備都具有數字化接口。這類數字化接口需要與其他電力設備之間交換數據及信息。基于IEC 60044-7/8的編解碼規范就使用于智能電力設備中。這種編解碼規范是典型的串行編解碼方式，只不過它根據不同的設備的功能，其編解碼的速率可以在2.5MHz-20MHz之間選擇。

作為測試這些智能電力設備的監測裝置，單臺監測裝置需要具有自適應滿足各種速率的能力，這樣才能方便現場工作人員使用單臺監測裝置調試完所有的被測智能裝置。

傳統的解碼電路及方法會將所有的信號編碼速率采用窮舉法的形式，用數字電路和模塊枚舉出來，然后逐一解碼，如圖1所示。如果采用大容量的FPGA，則所有解碼模塊可以集成到單臺監測裝置中，但成本和復雜度提高。如果采用小容量的FPGA，則每種速率都需要一種監測設備，不方便工程師現場調試。

發明內容

有鑒于此，本申請提供一種串行數據解碼的時鐘恢復方法及系統，采用該方法的解碼模塊可以放在小容量的單片FPGA中，能夠自適應不同串行數據速率，降低了單臺監測設備的成本并提高了集成度。

為解決以上技術問題，本發明提供的技術方案是一種串行數據解碼的時鐘恢復方法，包括：

生成鑒相時鐘信號，所述鑒相時鐘信號周期為生成串行數據的設備可設置的最短時鐘周期的1/N，N為大于1的正整數；

計算接收的串行數據中各同向信號跳變點之間的時間間隔包含的鑒相時鐘信號周期的個數值并存儲；

獲取存儲的個數值中的最小值，根據個數值中的最小值確定串行數據的時鐘信號周期；

根據串行數據的時鐘信號周期恢復串行數據的時鐘信號。

優選地，所述同向信號跳變點為上升沿信號跳變點。

優選地，所述同向信號跳變點為下降沿信號跳變點。

優選地，所述根據個數值中的最小值確定串行數據的時鐘信號周期步驟前，還包括將個數值中的最小值加入冗余誤差的步驟。

優選地，所述根據串行數據的時鐘信號周期恢復串行數據的時鐘信號的方法，包括：

生成校準時鐘信號，所述校準時鐘信號周期為所述確定的串行數據的時鐘信號周期的1/N，N為大于1的正整數；

當接收的串行數據出現信號跳變點時，控制校準時鐘信號的周期計數器從0開始計數，且執行下述串行數據的時鐘信號生成過程：當校準時鐘信號的周期計數值為0到N/2-1，且接收的串行數據沒有發生跳變時，控制校準時鐘信號持續輸出電平1；當校準時鐘信號的周期計數值為N/2到N-1，且接收的串行數據沒有發生跳變時，控制校準時鐘信號持續輸出電平0；

若校準時鐘信號的周期計數值到N-1，控制校準時鐘信號的周期計數器從0開始重新計數，返回執行上述串行數據的時鐘信號生成過程。

優選地，所述根據串行數據的時鐘信號周期恢復串行數據的時鐘信號的方法，還包括：

若接收的串行數據發生跳變，則從接收的串行數據發生跳變的時刻，控制校準時鐘信號的周期計數器從0開始重新計數，返回執行上述串行數據的時鐘信號生成過程。

優選地，所述信號跳變點包括上升沿信號跳變點和下降沿信號跳變點。

本發明還提供了一種串行數據解碼的時鐘恢復系統，包括：

生成模塊，用于生成鑒相時鐘信號，所述鑒相時鐘信號周期為生成串行數據的設備可設置的最短時鐘周期的1/N，N為大于1的正整數；

計算模塊，用于計算接收的串行數據中各同向信號跳變點之間的時間間隔包含的鑒相時鐘信號周期的個數值并存儲；

獲取模塊，用于獲取存儲的個數值中的最小值；

確定模塊，根據個數值中的最小值確定串行數據的時鐘信號周期；

恢復模塊，根據串行數據的時鐘信號周期恢復串行數據的時鐘信號。

優選地，該串行數據解碼的時鐘恢復系統還包括加入模塊，用于在存儲的個數值中的最小值中加入冗余誤差。