[發(fā)明專利]印制電路板及其制作方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201710470840.8
• 申請(qǐng)日: 2017-06-20
• 公開（公告）號(hào): CN107094349B
• 公開（公告）日: 2019-08-27
• 發(fā)明（設(shè)計(jì)）人: 程柳軍;陳蓓;李艷國(guó);王紅飛
• 申請(qǐng)（專利權(quán)）人: 廣州興森快捷電路科技有限公司;深圳市興森快捷電路科技股份有限公司;宜興硅谷電子科技有限公司
• 主分類號(hào): H05K1/02
• 分類號(hào): H05K1/02
• 代理公司: 廣州華進(jìn)聯(lián)合專利商標(biāo)代理有限公司 44224
• 代理人: 王瑞

本發(fā)明公開了一種印制電路板及其制作方法，所述印制電路板的制作方法包括以下步驟：層疊結(jié)構(gòu)設(shè)計(jì)，阻抗設(shè)計(jì)，開料及優(yōu)化阻抗設(shè)計(jì)，制作內(nèi)層線路以及后處理形成多層板結(jié)構(gòu)的印制電路板。所述印制電路板及其制作方法，通過開料及制作內(nèi)層線路的生產(chǎn)過程中對(duì)影響阻抗值的因素進(jìn)行監(jiān)控和調(diào)整，可解決印制電路板因生產(chǎn)過程中各因素導(dǎo)致內(nèi)層阻抗難以控制的問題，穩(wěn)定地控制印制電路板的內(nèi)層阻抗?jié)M足高精度的要求，提高印制電路板的高速信號(hào)傳輸性能，進(jìn)而能夠提高印制電路板的阻抗合格率，降低阻抗報(bào)廢率，降低生產(chǎn)成本，減少因阻抗不良問題而導(dǎo)致的交期延誤問題。

技術(shù)領(lǐng)域

本發(fā)明涉及印制電路板技術(shù)領(lǐng)域，尤其涉及一種印制電路板及其制作方法。

背景技術(shù)

隨著PCB(Printed Circuit Board，印制電路板)趨于高速化和高頻化方向發(fā)展，對(duì)于PCB的阻抗控制精度越來越高。PCB產(chǎn)品的阻抗控制精度一般為±10％，也有部分高端產(chǎn)品要求阻抗控制能達(dá)到更高精度，如阻抗控制精度達(dá)到±7％或±5％，且此類產(chǎn)品數(shù)量越來越多。

傳統(tǒng)的，在對(duì)PCB進(jìn)行阻抗設(shè)計(jì)時(shí)，通常會(huì)采用一些阻抗計(jì)算軟件對(duì)阻抗進(jìn)行模擬預(yù)測(cè)，然后依據(jù)客戶的要求如疊層結(jié)構(gòu)、線寬、介質(zhì)層厚度等選擇一套合適的控制方案，產(chǎn)品制作時(shí)就依據(jù)設(shè)計(jì)時(shí)的控制方案進(jìn)行制作讓產(chǎn)品的阻抗符合客戶要求的阻抗。但是，由于影響PCB阻抗的因素較多，且PCB制作流程較為繁瑣，采用傳統(tǒng)方法得到的產(chǎn)品尤其是具有高精度阻抗控制需求的產(chǎn)品，其阻抗合格率較差，進(jìn)而導(dǎo)致產(chǎn)品報(bào)廢率高、制作成本高，產(chǎn)品出現(xiàn)交期延誤問題。

發(fā)明內(nèi)容

基于此，有必要提供一種印制電路板及其制作方法，該印制電路板及其制作方法能夠提高產(chǎn)品的阻抗合格率，降低生產(chǎn)成本，減少因阻抗不良問題而導(dǎo)致的交期延誤問題。

其技術(shù)方案如下：

一種印制電路板的制作方法，包括以下步驟：

S1、層疊結(jié)構(gòu)設(shè)計(jì)：根據(jù)印制電路板的設(shè)計(jì)要求進(jìn)行疊層結(jié)構(gòu)設(shè)計(jì)，得到印制電路板的各介質(zhì)層的初始介質(zhì)層厚度和初始介電常數(shù)，得到印制電路板的各層的初始銅厚值，其中，印制電路板的阻抗線所在層的初始介質(zhì)層厚度為H₀、初始介電常數(shù)為Er₀、初始銅厚值為T₀，作為該阻抗線的屏蔽層的初始介質(zhì)層厚度為H₀′、初始介電常數(shù)為Er₀′；

S2、阻抗設(shè)計(jì)：根據(jù)印制電路板的阻抗控制要求，采用阻抗設(shè)計(jì)軟件進(jìn)行阻抗設(shè)計(jì)，獲得印制電路板的阻抗線的初始阻抗設(shè)計(jì)參數(shù)；