[發明專利]一種系統內存管理裝置和系統內存管理方法

有效

• 申請號: 201710467068.4
• 申請日: 2017-06-19
• 公開（公告）號: CN109144898B
• 公開（公告）日: 2023-02-17
• 發明（設計）人: 陳治
• 申請（專利權）人: 深圳市中興微電子技術有限公司
• 主分類號: G06F12/1009
• 分類號: G06F12/1009;G06F12/1027;G06F12/1045
• 代理公司: 北京天昊聯合知識產權代理有限公司 11112
• 代理人: 姜春咸;馮建基

本發明公開了一種系統內存管理裝置和系統內存管理方法，包括一轉譯控制單元、若干轉譯緩沖單元、一仲裁單元和一比對判斷單元，其中轉譯緩沖單元用于存儲各主設備的物理地址及TAG表存儲陣列，接收主設備的讀寫請求及轉譯控制單元的頁表查找結果或頁表項對應的轉譯查找表入口無效請求，獲取其中的要比對的信息并發送至比對判斷單元，產生標簽比對請求并發送至仲裁單元；仲裁單元用于對標簽比對請求進行存儲并排序；比對判斷單元用于提取最優先的標簽比對請求，獲取對應的要比對的信息和TAG表存儲陣列進行比對，產生比對結果并發送至轉譯緩沖單元。本發明通過讓若干TBU共用一個比較判斷單元，有效節省了芯片的設計面積，為整個SOC節省了成本。

技術領域

本發明涉及通信及微電子技術領域，尤其涉及一種系統內存管理裝置和系統內存管理方法。

背景技術

在ARM存儲系統中，使用內存管理單元(Memory Management Unit，MMU)實現虛擬地址到實際物理地址的映射。通過虛擬地址技術，應用程序可認為自身擁有連續的可用的內存(一個連續完整的地址空間)，而實際上，應用程序通常被分隔成多個物理內存碎片，還有部分暫時存儲在外部磁盤存儲器上，在需要時進行數據交換，這樣使得大型程序的編寫變得更容易，對真正的物理內存(例如RAM)的使用也更有效率。隨著電子設備存儲空間的飛速發展，現有的片上系統(System On Chip，SOC)層級的系統內存管理單元(System MemoryManagement Unit，SMMU)已使得系統中虛擬地址轉化為物理地址的效率顯著提升。

如圖1所示，現有ARM公司的SMMU設計框架主要包括兩個主要部分，即轉譯緩沖單元(Translation Buffer Unit，TBU)和轉譯控制單元(Translation Control Unit，TCU)。TBU主要包括TAG表存儲陣列(也可以稱為轉譯查找表Translation Lookaside Buffer，TLB)，負責虛擬地址往物理地址的快速轉化。TLB中每一行都保存著一個由單個PTE(PageTable Entry，頁表項)組成的塊，如果能夠從TLB頁表項中獲取虛擬地址及其對應的物理地址，稱為TLB命中(TLB Hit)，反之稱為TLB失敗(TLB Miss)。TCU包括頁表查找(Page TableWalk，PTW)功能、SMMU的控制寄存器和對應的編程接口、二級TLB等，負責TLB不命中時查頁表和各種控制。

通常，TCU只有一個，TBU可以有多個，不同的主設備(Master Device)可以連接在不同TBU的上游，每個TBU中的TLB能反映該Master Device近期常訪問的地址。而由于要求TBU能實現單個時鐘周期(Cycle)內命中TLB，所以TBU里含有大量的比對邏輯，從邏輯綜合(Design Compiler，DC)后的結果看，芯片面積因此有很大的增加，即現有的提高地址轉化的效率的方法是以增大SMMU所占的面積作為代價的。如果減少TBU的數量或縮小單個TBU內一級TLB的頁表項數目來節省面積，又會影響地址轉化效率。對于越來越復雜的SOC系統設計，如何既能花費更低的面積成本，又能高效地管理復雜的地址空間分配，已成為內存管理技術的重要研究方向。

發明內容

為了解決上述技術問題，本發明提供了一種系統內存管理裝置和系統內存管理方法，能夠有效節省芯片的設計面積。

為了達到本發明目的，本發明實施例的技術方案是這樣實現的：

本發明實施例提供了一種系統內存管理裝置，包括一個轉譯控制單元、若干轉譯緩沖單元、一仲裁單元和一比對判斷單元，其中：

轉譯控制單元，用于進行二級轉譯查找表的查找或全局頁表查找，產生頁表查找結果并發送至轉譯緩沖單元，或當頁表項無效時，產生頁表項對應的轉譯查找表入口無效請求并發送至轉譯緩沖單元；