[發明專利]無外接電容的低壓差線性穩壓電路

有效

• 申請號: 201710461462.7
• 申請日: 2017-06-16
• 公開（公告）號: CN109144154B
• 公開（公告）日: 2020-02-21
• 發明（設計）人: 張杰;李奇峰;楊云
• 申請（專利權）人: 比亞迪股份有限公司
• 主分類號: G05F1/56
• 分類號: G05F1/56
• 代理公司: 北京清亦華知識產權代理事務所(普通合伙) 11201
• 代理人: 張潤

本發明公開了一種無外接電容的低壓差線性穩壓電路，包括：NMOS管，NMOS管的源極作為穩壓電路的輸出端；旁路電容；反饋電路，反饋電路用于對穩壓電路的輸出電壓進行反饋以輸出第一反饋電壓和第二反饋電壓；比較電路，比較電路用于對第一反饋電壓與參考電壓進行比較以輸出第一比較信號，并對第二反饋電壓與參考電壓端提供的參考電壓進行比較以通過第二輸出端輸出第二比較信號；充放電電路，充放電電路用于根據第一比較信號和第二比較信號對旁路電容進行充放電以調節第一節點提供的柵極驅動電壓，以通過對NMOS管進行控制使穩壓電路的輸出電壓保持在預設電壓區間。該穩壓電路能夠有效抑制輸出波動和電源噪聲，穩定性好，且反應靈敏。

技術領域

本發明涉及低壓差線性穩壓技術領域，具體涉及一種無外接電容的低壓差線性穩壓電路。

背景技術

隨著數字邏輯供電電壓的降低，LDO(Low Dropout Regulator，低壓差線性穩壓器)被廣泛集成于各種MCU(Micro-Control Unit，微控制單元)、DSP(Digital SignalProcessing，數字信號處理)等數字邏輯芯片。

圖1為一傳統LDO的結構示意圖。如圖1所示，LDO依靠輸出端外接電容C的等效串聯電阻ESR為系統補償一個左半平面零點，以保持系統的穩定。這要求應用工程師需選用具有特定ESR值范圍的外接電容C，由此會提高應用的復雜度和應用成本，而且這個外接電容C會占用一定的PCB板空間，使產品的體積受到限制。

隨著產品的發展，越來越多應用場景和客戶要求LDO無需外接電容。相關技術中，公開了LDO如何利用環路、負載的電容等特性維持環路的穩定性和瞬態特性。但其都有以下兩點共通性：

1、功率MOS器件采用PMOS。集成PMOS器件不可避免與地有寄生電容，輸入電源波動特別是有高幅值浪涌時，PMOS的柵源電壓Vgs穩定性非常差，這直接導致輸出電壓Vout紋波增大，可能導致數字電路系統紊亂。

2、依靠運放反饋調節Vout電壓維持穩定。運放和反饋環路速度受限，如有負載突變，功率PMOS的控制電壓不可能完全跟上驅動需求，勢必導致輸出紋波增大，這也可能導致數字電路系統紊亂。

理論上，仔細評估內在、外在條件，不難設計一款環路穩定、正常條件能使數字電路系統穩定工作的LDO。但是，實際上，不可能把所有外在、內在條件全部考慮清楚，難免會有疏忽，這些疏忽可能導致LDO的輸出紋波增大，甚至振蕩。而LDO的輸出紋波將直接影響數字電路工作的穩定性，如果產品對穩定性要求極高，這些細微的疏忽將會產生致命的影響。

發明內容

本發明旨在至少在一定程度上解決上述技術中的技術問題之一。為此，本發明的目的在于提出一種無外接電容的低壓差線性穩壓電路。該低壓差線性穩壓電路能夠使輸出電壓保持在預設電壓區間，同時能夠有效抑制輸出波動和電源噪聲，穩定性好，且反應靈敏。