[發明專利]一種基于latch結構真隨機數發生器的隨機數提取方法

有效

• 申請號: 201710458323.9
• 申請日: 2017-06-16
• 公開（公告）號: CN107025092B
• 公開（公告）日: 2020-07-17
• 發明（設計）人: 梁華國;王浩宇;徐秀敏;蔣翠云;黃正峰;易茂祥
• 申請（專利權）人: 合肥工業大學
• 主分類號: G06F7/58
• 分類號: G06F7/58
• 代理公司: 合肥金安專利事務所(普通合伙企業) 34114
• 代理人: 彭超

1.一種基于latch結構真隨機數發生器的隨機數提取方法，其中，所述latch結構真隨機數發生器包括依次連接的Microblaze軟核，真隨機數發生模塊，計數器，有限狀態機；所述Microblaze軟核分別與所述計數器和所述有限狀態機連接；所述真隨機數發生模塊采用偶數個門的latch結構與具有路徑選擇功能的多路選擇器相連；其特征在于：

所述真隨機數發生模塊具體包括上下2條選擇通道，其中：

所述選擇通道包括依次連接的1個或非門和2個非門選擇單元；所述或非門的兩個輸入端分別作為所述選擇通道的兩個輸入端，末端的所述非門選擇單元的輸出端作為所述選擇通道的輸出端；

所述非門選擇單元包括4個非門和1個多路選擇器，每個所述非門的輸出端對應連接所述多路選擇器的一個輸入端，4個所述非門的輸入端共同作為所述非門選擇單元的輸入端，所述多路選擇器的輸出端作為所述非門選擇單元的輸出端；

上方所述選擇通道的一個輸入端與下方所述選擇通道的一個輸入端共同作為所述真隨機數發生模塊的輸入端，上方所述選擇通道的另一個輸入端與下方所述選擇通道的輸出端連接，上方所述選擇通道的輸出端與下方所述選擇通道的另一個輸入端連接，兩條所述選擇通道的輸出端共同作為所述真隨機數發生模塊的輸出端；

所述隨機數提取方法包括如下步驟：

初始化步驟：

在FPGA上實現所述latch結構真隨機數發生器；

利用預設的約束文件定義所述latch結構真隨機數發生器在FPGA上的位置；再利用所述約束文件進行時序約束，防止時序違規；

振蕩開始步驟：

利用亞穩態現象使得所述真隨機數發生模塊開始振蕩，通過所述計數器記錄所述真隨機數發生模塊的振蕩周期，同時利用FPGA的系統時鐘記錄振蕩時間；

振蕩調整步驟：

利用所述真隨機數發生模塊中的多路選擇器配置所述真隨機數發生模塊不同的路徑來調整振蕩周期，使一次采樣時間內latch結構的振蕩次數大于等于70次；

還包括校準步驟：

振蕩結束之前，利用所述有限狀態機調整采樣時間長度，在一個采樣時間長度內計數器記錄值大于70的時刻進行采樣；

輸出步驟：

提取所述計數器最低2位作為隨機數輸出，利用亞穩態現象使所述latch結構真隨機數發生器產生滿足數量需求的真隨機數。

2.根據權利要求1所述的基于latch結構真隨機數發生器的隨機數提取方法，其特征在于，所述校準步驟進一步包括：

利用所述有限狀態機先進行校準，調整采樣時間，收集5000組數據后，判斷在一個采樣時間長度內計數器記錄的均值是否大于或等于70，選取均值大于等于70的時刻進行采樣；若均值小于70，則將采樣時間長度向后加1，繼續收集數據進行判斷，待到其均值大于或等于70則校準完畢，隨后的隨機數采集以此時刻為標準。

3.根據權利要求1所述的基于latch結構真隨機數發生器的隨機數提取方法，其特征在于，在所述輸出步驟之后還包括測試步驟：

利用美國國家標準與技術研究院研制的NIST SP800-22隨機性測試套件對所述latch結構真隨機數發生器產生的隨機數進行測試，測試結果輸出為數據顯著水平P-value，當顯著水平大于0.01時則表示該數據具有較好的隨機性。