[發明專利]一種可以監控VR狀態的主板及其設計方法

在審

• 申請號: 201710457694.5
• 申請日: 2017-06-16
• 公開（公告）號: CN107247655A
• 公開（公告）日: 2017-10-13
• 發明（設計）人: 孫輝
• 申請（專利權）人: 鄭州云海信息技術有限公司
• 主分類號: G06F11/30
• 分類號: G06F11/30
• 代理公司: 濟南誠智商標專利事務所有限公司37105
• 代理人: 王汝銀

技術領域

本發明主要涉及服務器主板設計領域，尤其涉及一種可以監控VR狀態的主板及其設計方法。

背景技術

目前，每一個服務器主板上均存在多組VR方案，每組VR方案輸出不同的電壓供服務器中各個設備使用，為了對服務器的狀態進行進行有效的監控，在現有設計中，通常采用BMC檢測VR方案輸出電壓的方式來實現整個系統的電壓監測。

現有設計的實現原理為：VR方案輸出電壓通過一組分壓電壓分壓后反饋回BMC。在此過程中，信號易被其它噪聲所干擾。為避免干擾導致的誤動作，現有設計中，BMC連續多次抓取該VR方案輸出電壓值，忽略抓取所有數據中的最大值和最小值，剩余數據做平均數用以反應此時VR方案輸出電壓，但是，此方案占用BMC資源較多，讀取單組VR方案輸出電壓時間較長，且該方案無法獲悉VR方案輸出電流值，任意一組VR方案異常導致系統掉電時也無法獲悉掉電原因，不利于進行debug。

發明內容

為了解決上述問題，本發明提供了一種可以監控VR狀態的主板及其設計方法，可以實現BMC實時抓取所有VR方案工作狀態，包括VR方案輸出電壓、輸出電流及功耗等信息，同時若任意一組VR方案發生異常導致系統掉電時，BMC能夠記錄具體掉電位置及掉電原因，方便研發人員進行debug。

本發明采用以下技術方案：

一種可以監控VR狀態的主板，包括BMC和若干VR方案，所有VR方案的CLK信號和DATA信號連接在同一條I2C總線上，I2C總線上的CLK信號接入BMC的GPIO0管腳，I2C總線上的DATA信號接入BMC的GPIO1管腳，所有VR方案的Fault#管腳均連接在BMC的GPIO2管腳上，BMC的GPIO2管腳通過電阻R1上拉至電壓V1。

進一步的，BMC的VCC分別接電壓V1、MOS0漏極、MOS1源極，MOS0源極接電壓V0，MOS1漏極接電壓V2，電壓V2通過一個超級電容C接地。

進一步的，每一個VR方案內，Fault#管腳連接MOS3漏極，MOS3源極接地，MOS3柵極接輸入信號。

進一步的，每一個VR方案中，SADDR_L管腳通過電阻R5接地，SADDR_M管腳通過電阻R4接地。

一種可以監控VR狀態的主板的設計方法，其特征在于，所述的方法包括以下步驟：

步驟1：選用帶有I2C總線的VR方案，并將所有VR方案與BMC互聯；

步驟2：將所有VR方案的Fault#管腳與BMC連接；

步驟3：設定每個VR方案的地址。

進一步的，所述的設計方法還包括步驟4：在BMC的VCC端增加一路超級電容供電線路。

進一步的，所述步驟1中，將所有VR方案與BMC互聯的具體步驟為：將所有VR方案的CLK信號和DATA信號連接在同一條I2C總線上，將I2C總線的CLK信號接入BMC的GPIO0管腳，將DATA信號接入BMC的GPIO1管腳，實現BMC和所有VR方案的互聯。

進一步的，步驟2的具體實現過程為：

1)將所有VR方案的Fault#管腳與BMC的GPIO2管腳連接；

2)在GPIO2管腳處設置電阻R1實現電壓上拉；

3)將VR方案控制Fault#管腳的方式設定為漏極開路控制。

進一步的，步驟3的具體實現過程為：

1)每一個VR方案的SADDR_L管腳設置對地電阻R5，,SADDR_M管腳設置對地電阻R4；

2)建立R4、R5阻值與地址對應關系表如下：