[發明專利]半導體器件及其形成方法

有效

• 申請號: 201710456366.3
• 申請日: 2017-06-16
• 公開（公告）號: CN107527801B
• 公開（公告）日: 2020-05-15
• 發明（設計）人: 李東穎;葉致鍇;葉震亞;邱遠鴻;劉繼文;楊育佳
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/28
• 分類號: H01L21/28;H01L21/336;H01L29/417;H01L29/78
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

本發明的實施例公開了一種半導體器件以及形成半導體器件的方法。犧牲薄膜用于圖案化對半導體結構的接觸件，例如對晶體管的源極/漏極區的接觸件。接觸件可以包括沿平行于柵電極的軸線的錐形輪廓，以使在接觸件遠離源極/漏極區延伸時接觸件的最外側寬度減小。

技術領域

本發明的實施例涉及半導體領域，并且更具體地，涉及半導體器件及其形成方法。

背景技術

金屬氧化物半導體場效應晶體管(FET或MOSFET)在集成電路(IC)中廣泛使用。為了增加在IC中的MOSFET的密度，諸如MOSFET的柵極長度LG的物理尺寸顯著地減小。具有短LG的MOSFET可能遭受不希望的短溝道效應(SCE)，例如，高斷開狀態漏電流和高漏感勢壘降低。

為了抑制具有短柵極長度LG的晶體管中的SCE，可以采用多柵極場效應晶體管(MuGFET)體系結構。與平面器件結構相比，MuGFET通過柵電極具有更好的溝道電勢靜電控制。MuGFET包括諸如雙柵極晶體管和三柵極或三重柵極晶體管的示例。雙柵極晶體管也被稱為雙柵極FinFET。三柵極晶體管也被稱為三柵極FinFET或僅僅是FinFET。雙柵極或三柵極器件采用類似于鰭的溝道。導通狀態或飽和驅動電流IDsat在鰭中流動，以實現單位占用空間或布局面積的高電流密度。

其他MuGFET包括pi柵極、omega柵極、環繞型柵極(SG)或全包圍型柵極(GAA)結構，其中靜電柵極控制進一步提升。SG晶體管具有與納米線相似的溝道，其中納米線可以水平或豎直定位。對于水平納米線晶體管，多個水平定位的納米線溝道可以豎直堆疊。

發明內容

根據本發明的實施例，提供了一種形成半導體器件的方法。該方法包括：在鰭的源極/漏極區和與鰭相鄰的隔離區的上方形成犧牲薄膜；移除犧牲薄膜的在隔離區上方的第一部分以形成第一凹口，保留犧牲薄膜的在源極/漏極區上方的第二部分；以及在第一凹口中形成介電層。該方法還包括移除犧牲薄膜的第二部分以形成第二凹口以及在第二凹口中形成導電層。

根據本發明的實施例，提供了一種形成半導體器件的方法。該方法包括：在半導體結構上方形成第一柵電極和第二柵電極；在第一柵電極和第二柵電極之間形成第一犧牲薄膜；以及圖案化第一犧牲薄膜以使第一犧牲薄膜的剩余部分保留在半導體結構的上方并且使得第一凹口在第一犧牲薄膜的剩余部分的相對側上形成在第一柵電極和述柵第二電極之間。該方法還包括在第一凹口中形成層間電介質(ILD)；移除第一犧牲薄膜的剩余部分以形成第二凹口；以及在第二凹口中形成導電部件。

根據本發明的實施例，提供了一種半導體器件。該半導體器件包括：在半導體結構上方的柵電極，半導體結構具有第一源極/漏極區、第二源極/漏極區以及介于第一源極/漏極區和第二源極/漏極區之間的溝道區，柵電極位于溝道區上方；在柵電極上方的柵極掩模；沿柵電極和柵極掩模的側壁的側壁間隔件，其中，側壁間隔件的上部表面從柵極掩模的上部表面凹陷。該半導體器件還包括與側壁間隔件相鄰的接觸件，接觸件電連接至第一源極/漏極區，其中接觸件接觸柵極掩模的上部部分的側壁。

附圖說明

當結合附圖進行閱讀時，根據下面詳細的描述可以更好地理解本公開的各方面。應該強調的是，根據工業中的標準實踐，各種部件沒有被按比例繪制。實際上，為了清楚的討論，各種部件的尺寸可以被任意增加或減少。

圖1A至圖13D示出根據一些實施例的制造過程中的各種中間過程步驟。

圖14A至圖17B示出了可以與其他公開的實施例結合使用的各種視圖。

圖18A至圖28D示出了根據一些實施例的制造過程中的各種中間過程步驟。

具體實施方式