[發(fā)明專利]用來監(jiān)控鎳硅化物的形成的方法

在審

• 申請?zhí)枺?/td>: 201710455944.1
• 申請日: 2017-06-16
• 公開（公告）號: CN109148313A
• 公開（公告）日: 2019-01-04
• 發(fā)明（設(shè)計）人: 菊蕊
• 申請（專利權(quán)）人: 聯(lián)華電子股份有限公司;聯(lián)芯集成電路制造(廈門)有限公司
• 主分類號: H01L21/66
• 分類號: H01L21/66
• 代理公司: 北京市柳沈律師事務(wù)所 11105
• 代理人: 陳小雯

本發(fā)明公開一種用來監(jiān)控鎳硅化物的形成的方法，其步驟包含進(jìn)行一蝕刻制作工藝在柵極結(jié)構(gòu)的兩側(cè)形成間隔壁、進(jìn)行一快速熱處理制作工藝在柵極結(jié)構(gòu)與基底上形成鎳硅化物特征、針對鎳硅化物特征進(jìn)行一電子束檢測、以及將電子束檢測所得到的信息回饋到先進(jìn)制作工藝控制系統(tǒng)。

技術(shù)領(lǐng)域

本發(fā)明涉及集成電路制作工藝，特別是涉及一種在制作工藝期間判定缺陷的線上檢測方法。

背景技術(shù)

一般的集成電路制作工藝會包含形成導(dǎo)體區(qū)域與硅化物區(qū)域的步驟。例如，鎳硅化物(nickel silicide,NiSi)區(qū)域可用來作為一接觸部位來與源極、漏極以及/或柵極等晶體管部位進(jìn)行電連接。隨著半導(dǎo)體節(jié)點(diǎn)或線寬的尺寸變得越來越小，金屬硅化制作工藝也變得越來越有挑戰(zhàn)性，容易在金屬硅化物區(qū)域發(fā)現(xiàn)明顯的缺陷，如鎳硅化物形成不完全、硅化物在制作工藝中不當(dāng)擴(kuò)張等。這類的缺陷都會影響元件的電性，引起諸如高漏電、開路、短路或造成其他缺陷等問題。特別是上述的諸多問題通常都會在封裝前的裸晶針測(chip probing,CP)階段或是封裝后的最終測試(final testing,FT)階段才被檢測出來，在發(fā)現(xiàn)到問題的當(dāng)下可能線上已經(jīng)處理并產(chǎn)出了許多有同樣問題的不良品。故此，現(xiàn)今業(yè)界需要一套有效的方法來監(jiān)控并改善上述的硅化物相關(guān)問題。

發(fā)明內(nèi)容

為了因應(yīng)上述鎳硅化物區(qū)域易產(chǎn)生缺陷的問題，本發(fā)明提出了一套檢測方法，其特點(diǎn)在于在形成鎳硅化物后就直接線上(inline)即時針對金屬硅化物進(jìn)行電子束檢測，其有別于現(xiàn)有技術(shù)都在裸晶針測或是最終測試階段才檢測出鎳硅化物缺陷的作法，可在線上制作工藝期間就檢測出鎳硅化物缺陷，并可將檢測出的數(shù)據(jù)直接即時回饋到先進(jìn)制作工藝控制系統(tǒng)來調(diào)整相關(guān)制作工藝參數(shù)，避免繼續(xù)產(chǎn)出不良品，并進(jìn)而對相關(guān)制作工藝進(jìn)行調(diào)整。

本發(fā)明的其一目的即為提出一種用來監(jiān)控鎳硅化物的形成的方法，其步驟包含提供一基底、在基底上形成柵極結(jié)構(gòu)、在柵極結(jié)構(gòu)與基底上形成一介電層、進(jìn)行一蝕刻制作工藝使得介電層轉(zhuǎn)變成位于該柵極結(jié)構(gòu)兩側(cè)的間隔壁、進(jìn)行一快速熱處理制作工藝在柵極結(jié)構(gòu)與基底上形成鎳硅化物特征、針對該鎳硅化物特征進(jìn)行一電子束檢測、以及將電子束檢測所得到的信息回饋到先進(jìn)制作工藝控制系統(tǒng)。

本發(fā)明的這類目的與其他目的在閱者讀過下文以多種附圖與繪圖來描述的優(yōu)選實(shí)施例細(xì)節(jié)說明后必然可變得更為明了顯見。

本說明書含有附圖并于文中構(gòu)成了本說明書的一部分，使閱者對本發(fā)明實(shí)施例有進(jìn)一步的了解。該些附圖是描繪了本發(fā)明一些實(shí)施例并連同本文描述一起說明了其原理。

附圖說明

圖1至圖4為本發(fā)明實(shí)施例形成鎳硅化物特征的流程的截面示意圖；

圖5為本發(fā)明實(shí)施例監(jiān)控鎳硅化物的形成的方法流程圖；以及

圖6為本發(fā)明實(shí)施例電子束檢測所反映出的鎳硅化物異常影像圖。

主要元件符號說明

100 基底

102 柵極結(jié)構(gòu)

104 柵介電層

106 第一間隔壁

108 介電層

108a 第二間隔壁

109 凹陷區(qū)域

110 鎳硅化物

S1-S5 步驟

F1-F3 回饋步驟

具體實(shí)施方式