[發明專利]使用硬件同步電路處理同步網絡幀的集成電路和方法

有效

• 申請號: 201710454692.0
• 申請日: 2017-06-15
• 公開（公告）號: CN107528657B
• 公開（公告）日: 2020-09-11
• 發明（設計）人: 胡伯特斯·杰拉德斯·亨德里克斯·維梅倫;尼克拉·康納爾
• 申請（專利權）人: 恩智浦有限公司
• 主分類號: H04J3/06
• 分類號: H04J3/06
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 范心田

在實施例中，公開了一種集成電路(IC)裝置。在所述實施例中，所述IC裝置包括以太網幀處理器、耦合到所述以太網幀處理器的至少一個以太網端口以及耦合到所述以太網幀處理器和所述至少一個以太網端口的硬件同步電路，所述硬件同步電路包括控制器、本地時鐘、耦合到所述控制器的媒體無關外圍設備以及耦合到所述媒體無關外圍設備的媒體相關外圍設備，其中可以獨立于所述以太網幀處理器向所述硬件同步電路提供電力。

技術領域

本發明涉及使用硬件同步電路處理同步網絡幀的集成電路和方法。

背景技術

IEEE 802.1Q所涵蓋的用于以太網交換的常規IEEE標準不適合用于諸如在以太網上進行音頻和視頻流式傳輸的情況，甚至更不適合于基于以太網的控制型應用。IEEE802.1AVB所涵蓋的一套標準拓展了IEEE802.1Q的特征，以滿足音頻和視頻流式傳輸的更嚴格的要求。特別地，IEEE 802.1AS為支持同步分組處理所需的分布式同步提供了一種標準。該標準定義了用作主時鐘(Grand Master)的端節點，所述主時鐘將同步幀和后續幀發送到其它端節點，以便使其它端節點與主時鐘的當前時間同步。

發明內容

在實施例中，公開了一種集成電路(IC)裝置。在該實施例中，所述IC裝置包括以太網幀處理器、耦合到所述以太網幀處理器的至少一個以太網端口以及耦合到所述以太網幀處理器和所述至少一個以太網端口的硬件同步電路，所述硬件同步電路包括控制器、本地時鐘、耦合到所述控制器的媒體無關外圍設備以及耦合到所述媒體無關外圍設備的媒體相關外圍設備，其中可以獨立于以太網幀處理器向硬件同步電路提供電力。

在另一個實施例中，硬件同步電路被配置成在以太網幀處理器掉電時執行IEEE802.1AS功能。

在另一個實施例中，在IEEE 802.1AS功能中使用的雙數類型整數被存儲在64位寄存器中，其中前4位分配給整數值，并且后60位分配給分數值。

在另一個實施例中，使用std_logic_vectors存儲時間戳值。

在另一個實施例中，使用不恢復除法算法計算速率比，所述不恢復除法算法使用硬件同步電路中的寄存器經由迭代減法和移位實施。

在另一個實施例中，使用硬件同步電路中的減法寄存器和移位寄存器計算停留時間和傳播延遲。

在另一個實施例中，使用單獨的加法器和減法器配置本地同步時鐘以分別檢測和計算秒數和納秒數。

在另一個實施例中，硬件同步電路被配置成處理以太網幀中的部分范圍的報頭數據，并且將所述數據存儲在硬件同步電路中的寄存器中。

在另一個實施例中，媒體相關外圍設備耦合到單個端口。

在另一個實施例中，控制器被配置成當幀包括硬件同步電路無法處理的IEEE802.1AS功能時，將所述幀轉發給耦合到IC裝置的微控制器和以太網幀處理器中的至少一個。

在另一個實施例中，公開了一種用于處理同步網絡幀的方法。在實施例中，該方法包括對硬件同步電路加電；接收IEEE 802.1AS幀；確定IEEE 802.1AS幀是否需要由微控制器進行處理；如果IEEE 802.1AS幀需要由微控制器進行處理，對微控制器加電，使用微控制器處理IEEE802.1AS幀，以及使微控制器掉電；和如果IEEE 802.1AS幀不需要由微控制器進行處理，則使用硬件同步電路處理IEEE 802.1AS幀。

在另一個實施例中，在處理IEEE 802.1AS幀中使用的雙數類型整數被存儲在硬件同步電路中的64位寄存器中，其中前4位分配給整數值，并且后60位分配給分數值。

在另一個實施例中，使用std_logic_vectors存儲時間戳值。