[發(fā)明專利]用于減少數(shù)字-時(shí)間轉(zhuǎn)換器中的動(dòng)態(tài)誤差的低壓差補(bǔ)償技術(shù)有效
| 申請(qǐng)?zhí)枺?/td> | 201710454586.2 | 申請(qǐng)日: | 2017-06-15 |
| 公開(公告)號(hào): | CN107566006B | 公開(公告)日: | 2021-04-23 |
| 發(fā)明(設(shè)計(jì))人: | S·西韋特;O·德加尼;E·戈登 | 申請(qǐng)(專利權(quán))人: | 英特爾IP公司 |
| 主分類號(hào): | H04B1/40 | 分類號(hào): | H04B1/40 |
| 代理公司: | 北京尚誠(chéng)知識(shí)產(chǎn)權(quán)代理有限公司 11322 | 代理人: | 龍淳;岳磊 |
| 地址: | 美國(guó)加利*** | 國(guó)省代碼: | 暫無(wú)信息 |
| 權(quán)利要求書: | 查看更多 | 說(shuō)明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 用于 減少 數(shù)字 時(shí)間 轉(zhuǎn)換器 中的 動(dòng)態(tài) 誤差 低壓 補(bǔ)償 技術(shù) | ||
1.一種用于無(wú)線通信的裝置,包括:
射頻(RF)收發(fā)機(jī)電路,被配置為:與網(wǎng)絡(luò)和移動(dòng)通信設(shè)備發(fā)送和接收數(shù)據(jù);
相位調(diào)制器,包括數(shù)字-時(shí)間轉(zhuǎn)換器(DTC)電路,所述DTC電路被配置為:將數(shù)字值轉(zhuǎn)換為由所述RF收發(fā)機(jī)電路發(fā)送的數(shù)據(jù)的信號(hào)相位的指定值;
低壓差穩(wěn)壓器(LDO)電路,可操作地耦合至所述DTC電路,其中,所述LDO的偏置電流是可調(diào)節(jié)的;和
邏輯電路,可操作地耦合至所述LDO電路和所述DTC電路,其中,所述邏輯電路被配置為:根據(jù)輸入至所述DTC電路的數(shù)字值來(lái)設(shè)定所述LDO電路的可調(diào)節(jié)偏置電流。
2.根據(jù)權(quán)利要求1所述的裝置,包括:存儲(chǔ)器電路,被配置為存儲(chǔ)包含編碼電流值的查找表,所述編碼電流值由輸入至所述DTC電路的數(shù)字值來(lái)索引,其中,所述LDO電路包括用于生成所述可調(diào)節(jié)偏置電流的可編程偏置電流電路,并且其中,所述邏輯電路被配置為:使用與輸入至所述DTC電路的數(shù)字值對(duì)應(yīng)的編碼電流值來(lái)設(shè)定所述可編程偏置電流電路的偏置電流。
3.根據(jù)權(quán)利要求2所述的裝置,其中,所述可編程偏置電流電路包括并聯(lián)連接的多個(gè)電流源電路,并且其中,所述邏輯電路被配置為:根據(jù)所述編碼電流值,執(zhí)行激活所述電流源電路和停用所述電流源電路中的一者或兩者。
4.根據(jù)權(quán)利要求1所述的裝置,包括:本地振蕩器(LO)電路,用于向所述DTC電路提供LO信號(hào),其中,所述DTC電路將所述數(shù)字值轉(zhuǎn)換為所述LO信號(hào)的指定延遲。
5.根據(jù)權(quán)利要求4所述的裝置,其中,所述DTC電路包括電耦合至所述LO電路的延遲線,其中,所述延遲線包括串聯(lián)電耦合的多個(gè)單元電路延遲,并且其中,所述DTC電路被配置為根據(jù)所述數(shù)字值將所述LO信號(hào)施加至指定數(shù)量的單元電路延遲。
6.根據(jù)權(quán)利要求1所述的裝置,其中,所述相位調(diào)制器和所述DTC電路被包括在數(shù)字極坐標(biāo)發(fā)射機(jī)(DPTX)電路中,所述DPTX電路被配置為對(duì)由所述RF收發(fā)機(jī)電路發(fā)送的信號(hào)應(yīng)用幅度調(diào)制和相位調(diào)制。
7.根據(jù)權(quán)利要求1所述的裝置,其中,所述LDO電路包括誤差放大器電路和傳輸門電路,所述傳輸門電路包括第一金屬氧化物半導(dǎo)體(MOS)晶體管,其中,所述誤差放大器電路被配置為根據(jù)LDO輸出處的電壓與參考電壓之間的差值來(lái)激活所述傳輸門電路,并且其中,所述LDO電路的偏置電流設(shè)定所述第一MOS晶體管的源極-漏極電流。
8.根據(jù)權(quán)利要求7所述的裝置,其中,所述LDO電路包括電壓供給軌和電連接至所述電壓供給軌的第二MOS晶體管,并且其中,所述第一MOS晶體管級(jí)聯(lián)連接至所述第二MOS晶體管。
9.根據(jù)權(quán)利要求1所述的裝置,其中,所述LDO電路包括用于產(chǎn)生所述可調(diào)節(jié)偏置電流的多個(gè)電流鏡,并且其中,所述邏輯電路包括狀態(tài)機(jī)電路,所述狀態(tài)機(jī)電路被配置為:根據(jù)輸入至所述DTC電路的數(shù)字值來(lái)啟用和禁用所述電流鏡。
10.根據(jù)權(quán)利要求1-9中任一項(xiàng)所述的裝置,其中,所述LDO電路包括用于產(chǎn)生所述可調(diào)節(jié)偏置電流的多個(gè)電流鏡,并且其中,所述邏輯電路包括處理器電路,所述處理器電路被配置為:向所述DTC電路提供所述數(shù)字值,并根據(jù)所述數(shù)字值啟用和禁用所述電流鏡。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于英特爾IP公司,未經(jīng)英特爾IP公司許可,擅自商用是侵權(quán)行為。如果您想購(gòu)買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請(qǐng)聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201710454586.2/1.html,轉(zhuǎn)載請(qǐng)聲明來(lái)源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H04B 傳輸
H04B1-00 不包含在H04B 3/00至H04B 13/00單個(gè)組中的傳輸系統(tǒng)的部件;不以所使用的傳輸媒介為特征區(qū)分的傳輸系統(tǒng)的部件
H04B1-02 .發(fā)射機(jī)
H04B1-06 .接收機(jī)
H04B1-38 .收發(fā)兩用機(jī),即發(fā)射機(jī)和接收機(jī)形成一個(gè)結(jié)構(gòu)整體,并且其中至少有一部分用作發(fā)射和接收功能的裝置
H04B1-59 .應(yīng)答器;發(fā)射機(jī)應(yīng)答機(jī)
H04B1-60 .無(wú)人中繼器的監(jiān)視
- 使用逆空間濾波的數(shù)字圖像重建
- 數(shù)字版權(quán)管理交易系統(tǒng)
- 一種數(shù)字證書自動(dòng)申請(qǐng)方法和裝置及系統(tǒng)
- 用于數(shù)字記憶練習(xí)的數(shù)學(xué)教具
- 一種數(shù)字種類的確定方法及裝置
- 數(shù)字資產(chǎn)編碼方法
- 數(shù)字證書管理方法及設(shè)備
- 數(shù)字媒體水印處理方法、計(jì)算機(jī)設(shè)備和存儲(chǔ)介質(zhì)
- 數(shù)字亞克力標(biāo)牌
- 一種基于區(qū)塊鏈的數(shù)字資產(chǎn)交易方法、裝置及存儲(chǔ)介質(zhì)
- 時(shí)間同步裝置、時(shí)間同步系統(tǒng)和時(shí)間同步方法
- 時(shí)間校準(zhǔn)裝置和時(shí)間校準(zhǔn)方法
- 時(shí)間同步系統(tǒng)及時(shí)間同步方法
- 時(shí)間同步方法、時(shí)間同步系統(tǒng)、時(shí)間主設(shè)備以及時(shí)間從設(shè)備
- 時(shí)間控制裝置和時(shí)間控制方法
- 時(shí)間測(cè)試電路及時(shí)間測(cè)試方法
- 時(shí)間的飛行時(shí)間
- 局部激活時(shí)間的時(shí)間變換
- 時(shí)間測(cè)量電路、時(shí)間測(cè)量芯片及時(shí)間測(cè)量裝置
- 時(shí)間同步方法與時(shí)間同步系統(tǒng)





