[發明專利]半導體結構及其形成方法

有效

• 申請號: 201710452006.6
• 申請日: 2017-06-15
• 公開（公告）號: CN109148296B
• 公開（公告）日: 2021-05-04
• 發明（設計）人: 楊曉蕾;李勇
• 申請（專利權）人: 中芯國際集成電路制造(北京)有限公司;中芯國際集成電路制造(上海)有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/06;H01L29/78
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 徐文欣;吳敏

本發明提供一種半導體結構及其形成方法，其中，形成方法包括：提供襯底，所述襯底上具有第一鰭部；在隔離層上形成橫跨所述第一鰭部的偽柵結構；在所述偽柵結構側壁形成第一掩膜側墻；在所述第一鰭部內形成第一源區和第一漏區；形成暴露出所述偽柵結構的頂部表面的介質結構；在所述介質結構內形成第一開口；去除所述第一開口底部的偽柵極氧化層，在所述隔離層和第一掩膜側墻之間形成間隙；在所述間隙內填充保護層；所述保護層能有效隔離后續形成的柵極結構，從而提高半導體結構的生產良率和器件可靠性。

技術領域

本發明涉及半導體制造技術領域，尤其涉及一種半導體結構及其形成方法。

背景技術

隨著半導體制造技術的飛速發展，半導體器件朝著更高的元件密度，以及更高的集成度的方向發展。晶體管作為最基本的半導體器件，目前正被廣泛應用，傳統的平面晶體管對溝道電流的控制能力變弱，產生短溝道效應而導致漏電流，最終影響半導體器件的電學性能。

為了克服晶體管的短溝道效應，抑制漏電流，現有技術提出了鰭式場效應晶體管(Fin FET)，鰭式場效應晶體管是一種常見的多柵器件，鰭式場效應晶體管的結構包括：位于半導體襯底表面的鰭部和介質層，所述介質層覆蓋部分所述鰭部的側壁，且介質層表面低于鰭部頂部；位于介質層表面，以及鰭部的頂部和側壁表面的柵極結構；位于所述柵極結構兩側的鰭部內的源區和漏區。

為了進一步縮小器件尺寸、提高器件密度，在鰭式場效應晶體管的基礎上，引入了高K金屬柵晶體管，即以高K介質材料作為柵介質層，以金屬材料作為柵極。所述高K金屬柵晶體管采用后柵(gate last)工藝形成，其中一種后柵工藝是在去除偽柵極氧化層和偽柵極層后，以此形成柵極溝槽，再于柵極溝槽的內壁表面形成高K介質材料的柵介質層。

然而，隨著半導體器件的密度提高，尺寸縮小，鰭式場效應晶體管的制造工藝難度提高，而所形成的鰭式場效應晶體管的性能變差，可靠性下降。

發明內容

本發明解決的問題是提供一種半導體結構及其形成方法，能夠提高半導體結構的可靠性，改善半導體結構性能。

為解決上述問題，本發明提供一種半導體結構的形成方法，包括：提供襯底，所述襯底上具有第一鰭部、以及覆蓋所述第一鰭部的部分側壁的隔離層；形成橫跨所述第一鰭部的偽柵結構，所述偽柵結構覆蓋所述第一鰭部的部分側壁和頂部表面，且所述偽柵結構位于部分隔離層上，所述偽柵結構包括偽柵氧化層以及位于偽柵氧化層上的偽柵極層；在所述偽柵極層和所述偽柵極氧化層的側壁形成第一掩膜側墻；分別在所述偽柵結構和所述第一掩膜側墻兩側的第一鰭部內形成第一源區和第一漏區；在所述隔離層、第一源區和第一漏區上形成介質結構，所述介質結構暴露出所述偽柵結構的頂部表面；去除所述偽柵極層，在所述介質結構內形成暴露出所述偽柵極氧化層的第一開口；去除所述第一開口底部的偽柵極氧化層，并在所述隔離層和第一掩膜側墻之間形成間隙；在所述間隙內填充保護層；在填充所述保護層之后，在所述第一開口內填充柵極結構。

可選的，所述保護層的形成步驟包括：在所述介質結構上、所述第一開口的側壁和底部形成保護膜，且所述保護膜填充所述間隙；去除所述第一開口底部的保護膜。

可選的，去除所述第一開口側壁的保護膜。

可選的，所述保護膜的形成工藝包括化學氣相沉積工藝和原子層沉積工藝的一種或兩種組合。

可選的，所述保護層的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅。

可選的，所述間隙的形成工藝為濕法刻蝕工藝和干法刻蝕工藝中的一種或兩種組合。