[發明專利]半導體裝置結構及其制造方法

在審

• 申請號: 201710451868.7
• 申請日: 2017-06-15
• 公開（公告）號: CN109148277A
• 公開（公告）日: 2019-01-04
• 發明（設計）人: 黃鉦謙;江宗育
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/28
• 分類號: H01L21/28;H01L29/423
• 代理公司: 隆天知識產權代理有限公司 72003
• 代理人: 張福根;馮志云

提供了一種半導體裝置結構及其制造方法。此半導體裝置結構包括：基板；多個側壁間隔物，位于基板上；柵極結構，位于基板上，且位于上述多個側壁間隔物之間，其中柵極結構包括：柵極介電層，順應性位于上述多個側壁間隔物的側表面上以及位于上述多個側壁間隔物之間的基板上；功函數層，順應性位于柵極介電層上；金屬電極，位于功函數層上；及氮化物層，覆蓋功函數層及/或金屬電極；以及多個源極/漏極區，位于柵極結構的相對側的基板中。

技術領域

本發明的一些實施例系有關于半導體裝置結構及其制造方法，且特別系有關于一種具有柵極結構的半導體裝置結構及其制造方法。

背景技術

半導體積體電路(IC)工業已經歷快速成長。積體電路材料與設計上的技術演進已開創積體電路的世代。每一世代相較于前一世代，具有更小且更復雜的電路。

在積體電路的演變過程中，通常功能性密度(即，每晶片面積所具有的內連元件數)已隨著幾何尺寸(即，使用工藝所能制作的最小元件尺寸(或線寬))的縮減而增加。此縮小化工藝一般借著增加制作效率及降低相關成本而獲益。

然而，這些演進已增加處理與制造積體電路的復雜度。由于特征尺寸(featuresize)持續縮減，工藝亦持續變得更難以進行。因此，為了形成具有越來越小的可靠半導體元件，正面臨著挑戰。

發明內容

本發明的一些實施例提供一種半導體裝置結構，包括：基板；多個側壁間隔物，位于基板上；柵極結構，位于基板上，且位于上述多個側壁間隔物之間，其中柵極結構包括：柵極介電層，順應性位于上述多個側壁間隔物的側表面上以及位于上述多個側壁間隔物之間的基板上；功函數層，順應性位于柵極介電層上；金屬電極，位于功函數層上；及氮化物層，覆蓋功函數層及/或金屬電極；以及多個源極/漏極區，位于柵極結構的相對側的基板中。

本發明的一些實施例更提供一種半導體裝置結構的制造方法，包括：提供基板；形成多個側壁間隔物于基板上；形成柵極結構于基板上，其中柵極結構位于上述多個側壁間隔物之間，且柵極結構包括：柵極介電層，順應性位于上述多個側壁間隔物的側表面上以及位于上述多個側壁間隔物之間的基板上；功函數層，順應性位于柵極介電層上；及金屬電極，位于功函數層上；以及進行氮化步驟，將金屬電極的頂部氮化為第一氮化物層。

為讓本發明的一些實施例的特征、和優點能更明顯易懂，下文特舉出一些實施例，并配合所附圖式，作詳細說明如下。

附圖說明

圖1A-1H系本發明一些實施例的半導體裝置結構在其制造方法中各階段的剖面圖。

圖2系根據本發明另一些實施例的半導體裝置結構的剖面圖。

圖3系根據本發明另一些實施例的半導體裝置結構的剖面圖。

其中，附圖標記說明如下：

100 半導體基板；

102 虛置柵極結構；

104 虛置柵極介電層；

106 虛置柵極電極；

108 側壁間隔物；

110 源極/漏極區；

112 蝕刻停止材料層；

114 介電材料層；

116 蝕刻停止層；

118 介電層；

120 凹口；

122 側表面；

124 頂表面；

126 柵極介電材料層；

128 功函數材料層；