[發(fā)明專利]半導(dǎo)體結(jié)構(gòu)及其形成方法、鰭式場(chǎng)效應(yīng)晶體管的形成方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201710450244.3
• 申請(qǐng)日: 2017-06-14
• 公開(kāi)（公告）號(hào): CN109087892B
• 公開(kāi)（公告）日: 2023-03-21
• 發(fā)明（設(shè)計(jì)）人: 李勇
• 申請(qǐng)（專利權(quán)）人: 中芯國(guó)際集成電路制造(北京)有限公司;中芯國(guó)際集成電路制造(上海)有限公司
• 主分類號(hào): H01L21/8238
• 分類號(hào): H01L21/8238;H01L27/092
• 代理公司: 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司 11227
• 代理人: 吳敏

1.一種半導(dǎo)體結(jié)構(gòu)的形成方法，其特征在于，包括：

提供襯底，所述襯底上具有分立的鰭部、位于所述鰭部之間的隔離結(jié)構(gòu)以及橫跨所述鰭部的偽柵結(jié)構(gòu)，所述隔離結(jié)構(gòu)頂部低于所述鰭部頂部；

形成至少位于所述偽柵結(jié)構(gòu)側(cè)壁上的側(cè)墻；

形成所述側(cè)墻之后，在所述偽柵結(jié)構(gòu)兩側(cè)的鰭部?jī)?nèi)形成第一凹槽；

在所述第一凹槽內(nèi)形成第一外延層；

形成所述第一外延層之后，在所述隔離結(jié)構(gòu)上形成填充層。

2.如權(quán)利要求1所述的形成方法，其特征在于，通過(guò)原子層沉積的方式形成所述填充層。

3.如權(quán)利要求1所述的形成方法，其特征在于，所述填充層的材料為氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一種或多種。

4.如權(quán)利要求1所述的形成方法，其特征在于，所述填充層的厚度在20埃至100埃范圍內(nèi)。

5.如權(quán)利要求1所述的形成方法，其特征在于，通過(guò)干法刻蝕的方式去除所述偽柵結(jié)構(gòu)兩側(cè)的部分鰭部以形成所述第一凹槽。

6.如權(quán)利要求1或5所述的形成方法，其特征在于，形成所述第一凹槽的過(guò)程中，還去除部分厚度的所述隔離結(jié)構(gòu)，在所述側(cè)墻和剩余隔離結(jié)構(gòu)之間形成縫隙；

所述填充層填充滿所述縫隙。

7.如權(quán)利要求6所述的形成方法，其特征在于，所述形成方法還包括：形成所述填充層之后，去除部分填充層，保留所述縫隙中的填充層。

8.如權(quán)利要求7所述的形成方法，其特征在于，通過(guò)干法刻蝕的方式去除部分填充層。

9.如權(quán)利要求1所述的形成方法，其特征在于，所述襯底包括用于形成P型器件的PMOS區(qū)域；

在所述PMOS區(qū)域偽柵結(jié)構(gòu)兩側(cè)的鰭部?jī)?nèi)形成第一凹槽；

所述第一外延層為P型外延層。

10.如權(quán)利要求9所述的形成方法，其特征在于，所述襯底還包括用于形成N型器件的NMOS區(qū)域；

所述形成方法還包括：形成所述填充層之后，在所述NMOS區(qū)域偽柵結(jié)構(gòu)兩側(cè)的鰭部?jī)?nèi)形成第二外延層，所述第二外延層為N型外延層。

11.如權(quán)利要求1所述的形成方法，其特征在于，所述形成方法還包括：形成所述第一凹槽之后，形成所述第一外延層之前，對(duì)所述第一凹槽進(jìn)行清洗處理。

12.如權(quán)利要求11所述的形成方法，其特征在于，通過(guò)SiCoNi的方式進(jìn)行所述清洗處理，所述清洗處理所采用的工藝氣體包括氣態(tài)氫氟酸。

13.一種半導(dǎo)體結(jié)構(gòu)，其特征在于，包括：

襯底；

鰭部，分立的位于所述襯底上；

隔離結(jié)構(gòu)，位于所述鰭部之間，所述隔離結(jié)構(gòu)頂部低于所述鰭部頂部；

偽柵結(jié)構(gòu)，位于所述鰭部上且橫跨所述鰭部；

側(cè)墻，位于所述偽柵結(jié)構(gòu)的側(cè)壁上；

第一外延層，位于所述偽柵結(jié)構(gòu)兩側(cè)的鰭部?jī)?nèi)；

填充層，至少位于所述側(cè)墻和所述隔離結(jié)構(gòu)之間，所述填充層的材料為氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅。

14.如權(quán)利要求13所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，所述填充層的厚度在20埃至100埃范圍內(nèi)。

15.如權(quán)利要求13所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，所述襯底包括用于形成P型器件的PMOS區(qū)域；

所述第一外延層位于所述PMOS區(qū)域偽柵結(jié)構(gòu)兩側(cè)的鰭部?jī)?nèi)，所述第一外延層為P型外延層。