[發明專利]一種配置SOC IP核的方法、裝置及系統

有效

• 申請號: 201710447109.3
• 申請日: 2017-06-14
• 公開（公告）號: CN107247577B
• 公開（公告）日: 2020-11-17
• 發明（設計）人: 陳俊瑩;姜黎;彭鵬
• 申請（專利權）人: 湖南國科微電子股份有限公司
• 主分類號: G06F9/30
• 分類號: G06F9/30;G06F15/78
• 代理公司: 北京弘權知識產權代理事務所(普通合伙) 11363
• 代理人: 逯長明;許偉群

本申請公開了一種配置SOC IP核的方法、裝置及系統，涉及集成電路技術領域，為解決SOC系統中CPU工作效率低的問題而發明。該方法主要包括：配置IP核的通用寄存器的通用寄存器值；獲取所述通用寄存器值對應的通用寄存器地址；將所述通用寄存器地址和所述通用寄存器值寫入靜態隨機存儲器SRAM；獲取所述IP核操作和需要配置的IP核寄存器，所述IP核寄存器包括通用寄存器和特殊寄存器；根據所述IP核操作，配置IP核特殊寄存器的特殊寄存器值，所述特殊寄存器為相同操作需要配置的寄存器值不同的寄存器；根據所述IP核操作，生成所述通用寄存器的配置指令，并發送配置指令。本申請主要應用于應用IP核執行操作的過程中。

技術領域

本申請涉及集成電路技術領域，尤其涉及一種配置SOC IP核的方法、裝置及系統。

背景技術

SoC(System on Chip，片上系統)，是一個有專門目標的集成電路，包含完整系統以及嵌入軟件的全部內容。SOC是信息系統核心的芯片集成，一般認為SOC是將CPU(CentralProcessing Unit，中央處理器)、IP(intellectual property，知識產權)核、和存儲器，集成在單一芯片上，內嵌有基本軟件并可載入用戶軟件的，具有特定用途的標準產品。IP核，也就是知識產權核，是一種可重用的模塊，包括邏輯單元和芯片設計。IP核已經通過了設計驗證，設計人員以IP核為基礎設計專用集成電路或者現場可編程邏輯門陣列，能夠減少設計周期。

在SOC系統中，通常會集成多個IP核，如PCIE((Peripheral ComponentInterconnect Express，高速串行計算機擴展總線標準)，NAND FLASH(非易失閃存技術)，DDR(Dual Data Rate，雙倍速率同步動態隨機存儲器)，DMA(Direct Memory Access，直接內存存取)等等。SOC系統中的CPU將IP核寄存器對應的寄存器值，寫入到IP核寄存器，以此使IP核執行操作。一般情況下CPU通過AHB((Advanced High performance Bus，高級高性能總線)總線配置寄存器值。

隨著芯片功能越來越復雜，SOC中的IP核需要實現的功能越來越多。現有技術中，IP核在執行操作時，需要配置大量的寄存器，如NAND FLASH進行一次讀操作需要配置一百多個寄存器，而CPU通過AHB總線配置IP核的寄存器效率不高，需要上千個循環去配置一次讀操作，使得SOC系統中CPU的工作效率較低。

發明內容

本申請提供了一種配置SOC IP核的方法、裝置及系統，以解決SOC系統中CPU工作效率低的問題。

第一方面，本申請提供了一種配置SOC IP核的方法，該方法包括：配置IP核的通用寄存器的通用寄存器值，所述通用寄存器為相同操作需要配置的寄存器值相同的寄存器；獲取所述通用寄存器值對應的通用寄存器地址；將所述通用寄存器地址和所述通用寄存器值寫入靜態隨機存儲器SRAM；獲取IP核操作和需要配置的IP核寄存器，所述IP核寄存器包括通用寄存器和特殊寄存器；根據所述IP核操作，配置IP核特殊寄存器的特殊寄存器值，所述特殊寄存器為相同操作需要配置的寄存器值不同的寄存器；根據所述IP核操作，生成所述通用寄存器的配置指令，并發送配置指令，所述配置指令用于將所述SRAM存儲的所述通用寄存器值配置到相應的所述通用寄存器中。采用本實現方式，將IP核的通用寄存器值統一寫入SRAM中，在需要IP核執行操作時，發送配置指令一次配置完成IP核的通用寄存器，再配置少量的特殊寄存器值，即可完成對IP核的配置。CPU發出少量指令就能完成對IP核的配置，從而提供了CPU的工作效率。

結合第一方面，在第一方面第一種可能的實現方式中，所述將所述通用寄存器地址和所述通用寄存器值寫入靜態隨機存儲器SRAM，包括：劃分SRAM存儲數據區域；在所述數據區域，順序寫入所述通用寄存器地址和所述通用寄存器值。采用本實現方式，將通用寄存器地址和通用寄存器值都存儲在SRAM存儲在數據區域，使得SRAM能夠直接將通用寄存器值寫入通用寄存器地址。