[發明專利]一種用于單通道腦電信號去噪的數字集成電路

有效

• 申請號: 201710443678.0
• 申請日: 2017-06-13
• 公開（公告）號: CN107341448B
• 公開（公告）日: 2020-05-22
• 發明（設計）人: 李尊朝;鄭闖;馮立琛;王元發;曾彩劍
• 申請（專利權）人: 西安交通大學;廣東順德西安交通大學研究院
• 主分類號: G06K9/00
• 分類號: G06K9/00;A61B5/0476;A61B5/04
• 代理公司: 西安通大專利代理有限責任公司 61200
• 代理人: 王艾華

1.一種用于單通道腦電信號去噪的數字集成電路，包括單級小波變換電路模塊、去均值電路模塊、白化電路模塊和迭代分離電路模塊，所述單級小波變換電路模塊、去均值電路模塊、白化電路模塊和迭代分離電路模塊依次順序連接，去均值電路模塊是指，輸入為單級小波變換電路模塊生成的二維信號X，對X的每行求均值，然后將該行所有元素減去此均值，得到一個二維零均值信號白化電路模塊是指，白化電路模塊將的兩維數據作為兩個隨機變量，通過協方差矩陣計算電路求其協方差矩陣然后通過EVD分解電路對進行EVD分解，得到特征值矩陣D和特征向量矩陣E”，迭代分離電路模塊是指，以白化信號Z為輸入，通過迭代電路求得解混矩陣W，然后通過分離電路得到輸出信號Output＝W^TZ。

2.根據權利要求1所述的一種用于單通道腦電信號去噪的數字集成電路，其特征在于，所述白化電路模塊包括協方差矩陣計算電路、EVD分解電路和白化信號生成電路，去均值電路的輸出端分別接協方差矩陣計算電路的輸入端和白化信號生成電路的一個輸入端，協方差矩陣計算電路的輸出端連接EVD分解電路的輸入端，EVD分解電路的兩個輸出端分別接白化信號生成電路的另外兩個輸入端，白化信號生成電路的輸出端接迭代分離電路的輸入端。

3.根據權利要求2所述的一種用于單通道腦電信號去噪的數字集成電路，其特征在于，所述的協方差矩陣計算電路包括多路選擇器MUX2、MUX3、多路分配器DEMUX3、DEMUX4、寄存器REG5、REG6、REG7、REG8、REG9、乘法器五(15)、加法器六(16)、移位器二(17)，多路選擇器MUX2的輸出端接寄存器REG5的輸入端，寄存器REG5的輸出端接乘法器五(15)的一個輸入端，多路選擇器MUX3的輸出端接寄存器REG6的輸入端，寄存器REG6的輸出端接乘法器五(15)的另一個輸入端，乘法器五的輸出端接寄存器REG7的輸入端，寄存器REG7的輸出端接加法器六(16)的一個輸入端，加法器六(16)的輸出端接多路分配器DEMUX3的輸入端，多路分配器DEMUX3的一個輸出端接加法器六(16)的另一個輸入端，多路分配器DEMUX3的另一個輸出端接寄存器REG9的輸入端，寄存器REG9的輸出端接移位器二(17)的輸入端，移位器二(17)的輸出端接多路分配器DEMUX4的輸入端，控制器二的四個輸出端分別接多路選擇器MUX2、MUX3、多路分配器DEMUX3、DEMUX4的選擇信號端， 多路分配器DEMUX4的輸出端接EVD分解電路的輸入端。

4.根據權利要求2所述的一種用于單通道腦電信號去噪的數字集成電路，其特征在于，所述的EVD分解電路包括特征值矩陣計算電路和特征向量矩陣計算電路，協方差矩陣計算電路的輸出端分別接特征值矩陣計算電路的輸入端和特征向量矩陣計算電路的一個輸入端，特征值矩陣計算電路的輸出端分別接白化信號生成電路和特征向量矩陣計算電路的另一個輸入端，特征向量矩陣計算電路的輸出端接白化信號生成電路。

5.根據權利要求4所述的一種用于單通道腦電信號去噪的數字集成電路，其特征在于，所述的EVD分解電路中的特征值矩陣計算電路包括加法器七(18)、乘法器六(19)、七(20)、八(21)、減法器二(22)、三(23)、四(25)、五(26)、移位器三(24)、四(27)、五(28)以及開平方函數電路，加法器七(18)的輸出端分別接乘法器八(21)的兩個輸入端以及減法器四(25)和五(26)的一個輸入端，乘法器六(19)、七(20)的輸出端分別接減法器二(22)的兩個輸入端，減法器二(22)的輸出端接移位器三(24)的輸入端，移位器三(24)的輸出端接減法器三(23)的一個輸入端，乘法器八(21)的輸出端接減法器三(23)的另一個輸入端，減法器三(23)的輸出端接開平方函數電路的輸入端，開平方電路的輸出端分別接減法器四(25)和減法器五(26)的另一個輸入端，減法器四(25)的輸出端接移位器四(27)的輸入端，減法器五(26)的輸出端接移位器五(28)的輸入端，移位器四(27)和移位器五(28)的輸出端分別進行輸出。