[發(fā)明專利]芯片式雙線EMI共模電感器

在審

• 申請(qǐng)?zhí)枺?/td>: 201710441446.1
• 申請(qǐng)日: 2017-06-13
• 公開（公告）號(hào): CN107195437A
• 公開（公告）日: 2017-09-22
• 發(fā)明（設(shè)計(jì)）人: 陳春宇;鐘武昌
• 申請(qǐng)（專利權(quán)）人: 深圳市諾威實(shí)業(yè)有限公司
• 主分類號(hào): H01F27/24
• 分類號(hào): H01F27/24;H01F27/26;H01F27/28;H01F27/29;H01F41/00
• 代理公司: 深圳市千納專利代理有限公司44218
• 代理人: 胡堅(jiān)

技術(shù)領(lǐng)域

本技術(shù)公開涉及EMI（Electro-Magnetic Interference，即電磁干擾）共模電感器，更具體地，涉及芯片式雙線EMI共模電感器。

背景技術(shù)

在互聯(lián)網(wǎng)電子領(lǐng)域中廣泛使用具有EMI濾波效果的電感器。該電感器一般采用圓環(huán)形磁芯或其他形狀的磁芯，并采用雙線繞線來(lái)制作。普通的圓環(huán)式雙線EMI共模電感器需要組裝到一個(gè)固定的外形尺寸的封裝上，并需要人工手繞線圈分線和連接出腳線、浸錫、灌封膠等一系列工序。由于工序煩瑣，造成人力成本大大提高。

傳統(tǒng)的圓環(huán)式雙線EMI共模濾波器雖然具有良好的抑制EMI的效果，但制作傳統(tǒng)的圓環(huán)式雙線EMI共模濾波器會(huì)耗費(fèi)較多人力成本。而本公開的芯片式雙線共模濾波器的制作可以全部實(shí)現(xiàn)自動(dòng)化，從而減少人力操作。另外，采用本公開的芯片式雙線共模濾波器，也可以在用戶的主板上直接用SMT（Surface Mounting Technology，表面貼裝技術(shù)）操作來(lái)組裝，以滿足不同環(huán)境要求的加強(qiáng)型EMI濾波要求。

發(fā)明內(nèi)容

本發(fā)明目的是針對(duì)以上現(xiàn)有技術(shù)的不足，設(shè)計(jì)一種結(jié)構(gòu)簡(jiǎn)單，生產(chǎn)加工方便，電性參數(shù)適用于IEEE 802.3標(biāo)準(zhǔn)要求，也能與網(wǎng)絡(luò)變壓器的電流型芯片的驅(qū)動(dòng)有效地匹配的芯片式雙線EMI共模電感器。

本發(fā)明的目的可以通過(guò)以下技術(shù)方案實(shí)現(xiàn)；一種芯片式雙線EMI共模電感器，包括I形磁芯1、U形磁芯2及纏繞于I形磁芯上的導(dǎo)線3；I形磁芯包括磁干10及設(shè)于其兩端的磁端頭11、12，磁端頭11、12的一端與U形磁芯2貼合以構(gòu)成磁回路，在磁端頭11、12與U形磁芯2的非貼合端，設(shè)有多個(gè)貼片焊接點(diǎn)4，導(dǎo)線3纏繞在磁干10上，導(dǎo)線的端頭分別與貼片焊接點(diǎn)4電連接。

所述的芯片式雙線EMI共模電感器，其貼片焊接點(diǎn)4設(shè)于與U形磁芯2貼合的磁端頭11、12的另一端。

所述的芯片式雙線EMI共模電感器，其設(shè)于磁端頭11、12上的貼片焊接點(diǎn)4為4個(gè)， 纏繞在磁干10上的導(dǎo)線3為二組，其各組導(dǎo)向端頭分別與4個(gè)焊點(diǎn)4電連接。

所述的芯片式雙線EMI共模電感器，其I形磁芯1及U形磁芯2使用鎳鋅磁性材料。

所述的芯片式雙線EMI共模電感器，其導(dǎo)線3為QPN漆包線。

所述的芯片式雙線EMI共模電感器，其I形磁芯1與U形磁芯2的貼合面設(shè)有導(dǎo)磁膠。

一種芯片式雙線EMI共模電感器制造方法，包括以下步驟：

采用全自動(dòng)繞制，將導(dǎo)線3纏繞于I形磁芯1的磁干10上，每個(gè)導(dǎo)線預(yù)留導(dǎo)線端頭；

將導(dǎo)線3的端頭分別與貼片焊接點(diǎn)4電連接；

將上述I形磁芯1與U形磁芯2貼合從而形成導(dǎo)通磁回路。

本發(fā)明的優(yōu)點(diǎn)在于，結(jié)構(gòu)簡(jiǎn)單，生產(chǎn)加工方便；即可適用于一定頻段的EMI濾波，也可以實(shí)現(xiàn)不同頻段的加強(qiáng)型EMI共模抑制，從而更大地提高對(duì)網(wǎng)絡(luò)變壓器的EMI抑制能力。

附圖說(shuō)明

圖1示出根據(jù)本公開的一個(gè)實(shí)施例的雙線EMI共模電感器的I形磁芯；

圖2示出根據(jù)本公開的一個(gè)實(shí)施例的雙線EMI共模電感器的U形磁芯；

圖3 示出根據(jù)本公開的一個(gè)實(shí)施例的雙線EMI共模電感器的立體圖。

具體實(shí)施方式

根據(jù)本公開的芯片式EMI雙線共模電感器的制造方法，通過(guò)改進(jìn)傳統(tǒng)的共模電感器形狀構(gòu)造、尺寸結(jié)構(gòu)、磁芯材料和繞線工藝，使得芯片式共模電感器能夠起到以太網(wǎng)所要求的EMI抑制作用。

如圖1、圖2、圖3所示，在本公開的一個(gè)實(shí)施例中，芯片式共模電感器包括I形磁芯1、U形磁芯2和QPN 180導(dǎo)線3，并且由全自動(dòng)的專用設(shè)備來(lái)實(shí)施全程的共模電感器制造。根據(jù)本公開的一個(gè)實(shí)施例，其中I形磁芯1與U形磁芯2可使用鎳鋅磁性材料等材料，也可使用其它材料。I形磁芯1具有多個(gè)貼片焊接點(diǎn)4，該多個(gè)貼片焊接點(diǎn)可用作導(dǎo)線3的引點(diǎn)，用于電連接的端口?？蛇x地，在I形磁芯1的磁端頭11、12與U形磁芯2的非貼合端，設(shè)有4個(gè)貼片焊接點(diǎn)4，用作雙線共模電感器的導(dǎo)線3（信號(hào)線對(duì)）引線的4個(gè)貼片焊接點(diǎn)位4。I形磁芯1與U形磁芯2貼合形成導(dǎo)通磁回路并且有效屏蔽電磁干擾。該共模電感器所有的電性參數(shù)能夠滿足IEEE 802.3的加強(qiáng)型EMI抑制要求，使得在網(wǎng)絡(luò)應(yīng)用中能起到加強(qiáng)的抑制EMI干擾的作用。