[發明專利]一種絕對電阻產生電路和芯片

在審

• 申請號: 201710439187.9
• 申請日: 2017-06-12
• 公開（公告）號: CN109032240A
• 公開（公告）日: 2018-12-18
• 發明（設計）人: 方海彬;舒清明
• 申請（專利權）人: 合肥格易集成電路有限公司;北京兆易創新科技股份有限公司
• 主分類號: G05F3/26
• 分類號: G05F3/26
• 代理公司: 北京潤澤恒知識產權代理有限公司 11319
• 代理人: 莎日娜

本發明實施例提供一種絕對電阻產生電路和芯片，電路包括：第一運算放大器，反相輸入端與第一電壓源模塊相連，同相輸入端與電流源模塊相連；第一MOS管，第一端與第一運算放大器的同相輸入端相連，控制端與第一運算放大器的輸出端相連；第一電阻模塊，一端與MOS管的第二端相連；第一MOS管的等效電阻和第一電阻模塊的電阻作為第一絕對電阻；當第一MOS管為第一PMOS管時，第一電阻模塊的另一端與第二電壓源模塊相連，電流源模塊接地；當第一MOS管為第一NMOS管時，電流源模塊與第二電壓源模塊相連，第一電阻模塊的另一端接地。本發明實施例可以獲得芯片所需的絕對電阻，以及與該絕對電阻成比例的其它絕對電阻。

技術領域

本發明涉及電路領域，特別是涉及一種絕對電阻產生電路和一種芯片。

背景技術

圖1和圖2分別是現有芯片中的兩種差分輸出電路。圖1的差分輸出電路中，NMOS管N1’和NMOS管N2’是輸入管，輸入信號IP1’和IN1’是差分信號，電路輸出電壓VP1’和VN1’的范圍為(VDD’-I’*R1’)～VDD’。其中，如果NMOS管N1’導通，輸出電壓VN1’為VDD’-I’*R1’，輸出電壓VP1’為VDD’；如果NMOS管N2’導通，則輸出電壓VN1’為VDD’，輸出電壓VP1’為VDD’-I’*R1’。圖2的差分輸出電路中，PMOS管P1’和PMOS管P2’是輸入管，圖2的差分輸出電路的輸出電壓IP2’和IN2’的范圍為0～I’*R2’。

由上可知，圖1和圖2的差分輸出電路電路中，需要電阻R1’和電阻R2’為高精度電阻，例如電阻誤差范圍在±5％以內的電阻。但是，現有芯片中，芯片內已有電阻的電阻誤差范圍通常在±20％，那么無法達到差分輸出電路對電阻的要求。

發明內容

鑒于上述問題，本發明實施例的目的在于提供一種絕對電阻產生電路和一種芯片，以解決現有芯片內電阻無法達到差分輸出電路對電阻的要求的問題。

為了解決上述問題，本發明實施例公開了一種絕對電阻產生電路，包括：

第一運算放大器，所述第一運算放大器的反相輸入端與第一電壓源模塊相連，所述第一運算放大器的同相輸入端與電流源模塊相連；所述第一電壓源模塊提供恒定的第一電壓，所述電流源模塊提供恒定的電流；

第一MOS管，所述第一MOS管的第一端與所述第一運算放大器的同相輸入端相連，所述第一MOS管的控制端與所述第一運算放大器的輸出端相連；

第一電阻模塊，所述第一電阻模塊的一端與所述MOS管的第二端相連；所述第一MOS管的等效電阻和所述第一電阻模塊的電阻作為所述絕對電阻產生電路的第一絕對電阻；

當所述第一MOS管為第一PMOS管時，所述第一電阻模塊的另一端與第二電壓源模塊相連，所述電流源模塊接地；所述第二電壓源模塊提供恒定的第二電壓；

當所述第一MOS管為第一NMOS管時，所述電流源模塊與所述第二電壓源模塊相連，所述第一電阻模塊的另一端接地。

可選地，所述第一電阻模塊包括第一電阻。

可選地，所述絕對電阻產生電路還包括：

第二MOS管，所述第二MOS管與所述第一MOS管鏡像設置，所述第二MOS管的尺寸與所述第一MOS管的尺寸具有第一預設比例；

第二電阻模塊，所述第二電阻模塊與所述第二MOS管相連，所述第二電阻模塊與所述第一電阻模塊鏡像設置，所述第二電阻模塊的阻值與所述第一電阻模塊的阻值具有所述第一預設比例；所述第二MOS管的等效電阻和所述第二電阻模塊的電阻作為所述絕對電阻產生電路的第二絕對電阻。

可選地，所述第二電阻模塊包括第二電阻。

為了解決上述問題，本發明實施例還公開了一種芯片，包括第一電壓源模塊、第二電壓源模塊、電流源模塊和所述的絕對電阻產生電路。