[發明專利]具有高帶寬和低功率向量寄存器堆的流處理器

有效

• 申請號: 201710434300.4
• 申請日: 2017-06-09
• 公開（公告）號: CN109032668B
• 公開（公告）日: 2023-09-19
• 發明（設計）人: 陳佳升;何斌;馬克·M·萊瑟;邁克爾·J·曼托爾;鄒云曉
• 申請（專利權）人: 超威半導體公司
• 主分類號: G06F9/302
• 分類號: G06F9/302;G06F9/38;G06F15/80
• 代理公司: 上海勝康律師事務所 31263
• 代理人: 樊英如;邱曉敏

1.一種數據處理系統，其包括：

存儲器；和

耦合到所述存儲器的處理器，其中所述處理器包括：

向量寄存器堆；

源操作數緩沖器；

向量算術邏輯單元VALU；和

用于存儲由所述VALU執行的指令的結果的向量目標高速緩存；

其中所述處理器被配置為：

響應于確定所述VALU具有結果數據以寫到所述向量目標高速緩存，以及所述向量目標高速緩存中不存在空的高速緩存線：

基于高速緩存替換策略選擇所述向量目標高速緩存的第一高速緩存線；

從所述向量目標高速緩存逐出選擇的所述第一高速緩存線；以及

響應于確定所述第一高速緩存線是干凈的高速緩存線，以及所述第一高速緩存線包括由待決指令針對的一個或多個源操作數：

將所述第一高速緩存線寫到所述源操作數緩沖器。

2.如權利要求1所述的系統，其中所述處理器還被配置為：

識別第一指令的一個或多個源操作數；

確定是否將所述一個或多個源操作數從所述向量寄存器堆、所述源操作數緩沖器和所述向量目標高速緩存中的一者轉發到所述VALU；

等待直到所述VALU的最后一個流水線階段直到在所述向量目標高速緩存中分配高速緩存線；以及

將所述第一指令的結果存儲在所述向量目標高速緩存中分配的所述高速緩存線中。

3.如權利要求2所述的系統，其中所述處理器被配置為：

響應于確定所述一個或多個源操作數存儲在所述源操作數緩沖器中，從所述源操作數緩沖器轉發所述一個或多個源操作數；

響應于確定所述一個或多個源操作數存儲在所述向量寄存器堆中，從所述向量寄存器堆中預取所述一個或多個源操作數并將所述一個或多個源操作數存儲在所述源操作數緩沖器中；以及

響應于向所述VALU發出第一指令，將所述一個或多個源操作數從所述源操作數緩沖器傳送到所述VALU。

4.如權利要求1所述的系統，其中所述處理器還包括在所述向量寄存器堆的輸出上的多個觸發器。

5.根據權利要求4所述的系統，其中所述向量寄存器堆包括多個內存庫，并且其中所述處理器還被配置為：

判定第一操作數是否與所述向量寄存器堆的給定內存庫上的先前結果相匹配；以及

響應于確定所述第一操作數與所述向量寄存器堆的所述給定內存庫上的所述先前結果相匹配，繞過所述源操作數緩沖器來從所述給定內存庫的輸出上的所述觸發器中檢索所述第一操作數。

6.根據權利要求1所述的系統，其中所述處理器還被配置為：

在所述處理器不能在所述向量目標高速緩存中分配高速緩存線的情況下暫停所述VALU；以及

等待以在所述向量目標高速緩存中分配高速緩存線，直到由所述VALU生成結果。

7.如權利要求1所述的系統，其中，所述處理器被配置為響應于確定所述第一高速緩存線是臟的高速緩存線，將所述第一高速緩存線寫到所述向量寄存器堆。

8.一種數據處理方法，包括：

響應于確定向量算術邏輯單元VALU具有結果數據以寫到向量目標高速緩存，以及所述向量目標高速緩存中不存在空的高速緩存線：

基于高速緩存替換策略選擇所述向量目標高速緩存的第一高速緩存線；

從所述向量目標高速緩存中逐出選擇的所述第一高速緩存線；以及

響應于確定所述第一高速緩存線是干凈的高速緩存線，以及所述第一高速緩存線包括由未決指令針對的一個或多個源操作數：

將所述第一高速緩存線寫到源操作數緩沖器。