[發明專利]高速ADC芯片的自動測試平臺及其軟件架構設計方法

有效

• 申請號: 201710433927.8
• 申請日: 2017-06-09
• 公開（公告）號: CN107390109B
• 公開（公告）日: 2019-12-24
• 發明（設計）人: 王潛
• 申請（專利權）人: 蘇州迅芯微電子有限公司
• 主分類號: G01R31/28
• 分類號: G01R31/28
• 代理公司: 61200 西安通大專利代理有限責任公司
• 代理人: 徐文權

本發明公開一種高速ADC芯片的自動測試平臺及其軟件架構設計方法，設計方法包括：步驟1、FPGA底層邏輯驅動設計：FPGA底層邏輯部分，完成硬件基礎的搭建，包括實現硬件模塊的底層邏輯控制、基礎計算和軟核硬件配置；主要設計包括被測高速ADC的同步驅動算法設計、校準算法設計、板載高精度ADC/DAC和寄存器陣列的硬件驅動設計、硬件FFT運算；步驟2、測試參數獲?。篎PGA軟核接收上位機命令控制測試流程，并發送命令給FPGA硬件程序，驅動外部電路，獲取數據，應用處理算法，得出測試參數數值；測試參數主要分為靜態參數和動態參數；步驟3、上位機程序設計。實現了同時測量芯片的高精度電平特性與高速率數據特性，并通過編程控制，可實現“一鍵獲取”。

技術領域

本發明屬于集成電路芯片的測試技術領域，尤其涉及應用于高速模數轉換器芯片的自動測試平臺及其軟件結構設計方法。

背景技術

高速ADC芯片(模數轉換器)被廣泛應用在雷達﹑光通訊、軟件無線電和移動通信等領域。隨著ADC芯片的轉換速率和采樣精度的不斷提高，產品量產后大量芯片的測試任務繁重并且非常重要，也對現有的測試系統提出更高的要求；測試任務包括測試ADC芯片的各種特性參數：靜態特性、動態特性、數據\時鐘輸出端特性及電源功耗特性等。

現在芯片制造領域的芯片量產測試是采用以測試機臺為主的測試方案，如ATE設備(Automatic Test Equipment)。測試機臺根據測試要求和參考設定方案，采用現有的硬件和軟件開發平臺，利用標準測試和鏈路連接等技術實現自動化測試。它可以實現一定程度的芯片大量快速和自動化測試，但基于該設備的測試方案有諸多限制，尤其對于高速ADC芯片兼顧精度和高速率的測試需求在自動化快速測試中很難得到滿足，如為了保證被測芯片的靜態特性和動態特性參數的測試精度，需要提供可調頻率幅值或高精度模擬輸入信號；對于被測高速ADC芯片數據輸出接口的數據，處理核心需要根據接收數據速率提供可調節延時的延時IO模塊，并針對高速ADC提供可校準同步的算法驅動；需要高速運算核心保證參數處理算法的快速運行；并需要相應的上位機控制模塊控制流程或測試設備并顯示和存儲結果；完成上述功能的同時，還要保證整個測試流程耗時短、全自動。

綜上，高速ADC測試領域對更有效的測試方法有迫切的要求。

發明內容

本發明的目的在于提供一種高速ADC芯片的自動測試平臺及其軟件架構設計方法，能夠快速測試高速ADC各項性能參數，可實現對被測ADC芯片參數的“一鍵獲取”。

為實現上述目的，本發明提供如下技術方案：

高速ADC芯片的自動測試平臺，包括ADC子板、測試母板、FPGA核心板、上位機和測試設備；

ADC子板包含放置被測ADC芯片的裝置、連接ADC芯片的裝置的ADC芯片基本工作電路和引出的芯片接口；基本工作電路保證被測ADC芯片正常工作；引出的芯片接口將被測ADC芯片需要測量的接口引出來和測試母板通過高速接口相連；

測試母板連接ADC子板和FPGA核心板；

FPGA核心板連接上位機，用于完成程序控制和數據處理的任務；

上位機與FPGA核心板通信，用于控制測試流程；

測試設備包括信號源和電源，提供整個自動測試平臺所需要的信號和供電；

測試母板上的測試電路分為輸入電路和輸出電路；輸入電路：用于輸入兩種激勵信號，一種是頻率幅值可調的穩定正弦波，一種是高精度穩定電平的輸入直流；輸出電路：用于測量被測ADC芯片輸出端口的靜態電平特性和時序特征精度；

測試母板輸入電路包括外部輸入信號電路、DAC電路和射頻開關；測試母板的輸出電路包括ADC電路、開關陣列和FMC接口模塊；射頻開關和開關陣列構成繼電器陣列；