[發明專利]寬帶數字預失真器的實現方法

有效

• 申請號: 201710431941.4
• 申請日: 2017-06-09
• 公開（公告）號: CN109039969B
• 公開（公告）日: 2020-11-27
• 發明（設計）人: 張祺;劉友江;楊大龍
• 申請（專利權）人: 中國工程物理研究院電子工程研究所
• 主分類號: H04L25/49
• 分類號: H04L25/49
• 代理公司: 成都天嘉專利事務所(普通合伙) 51211
• 代理人: 冉鵬程

本發明公開了一種寬帶數字預失真器的實現方法，涉及無線通信技術領域。本發明通過對預失真器模型中的記憶效應進行分解，將預失真器模型分解成多個非記憶多項式的并行計算，降低預失真器模型運算的速率，這樣就可在低工作頻率上實現寬帶數字預失真器。

技術領域

本發明涉及無線通信技術領域，尤其涉及無線通信系統發射機中寬帶功率放大器線性化方法，更具體地說涉及一種寬帶數字預失真器的實現方法。

背景技術

在無線通信系統中，發射機中的射頻功率放大器是必不可少的設備之一，由于射頻末端功率放大器的固有記憶非線性是影響發射機效率和信號質量的關鍵因素之一，為了滿足發射機的高效率和信號的傳輸質量需求，需對射頻末端功率放大器采取必要的線性化處理。數字預失真技術(Digital Predistortion,DPD)是在基帶對信號進行預失真處理，能夠補償功率放大器的記憶非線性特性，從而使之得以線性化，保證信號的傳輸質量。DPD技術以其在基帶實現，自適應好、效率高等特點，已經成為商業無線通信系統中最常用的線性化技術。

為了使得預失真器具有與功放相反的行為特性，傳統的預失真器模型可以用記憶多項式模型(Memory Polynomial，MP)來表示：

其中y(n)為模型的輸出，x(n)為模型的輸入，a_km為MP模型的系數，K和M分別為模型的非線性階數和記憶深度。通過對功放進行逆建模，得到預失真器模型的系數a_km，那么預失真器就具有了與功放行為特性相反的特性。圖1是數字預失真技術的原理示意圖，圖中曲線是指模型或器件輸入輸出的歸一化幅度曲線。數字預失真技術就是在數字基帶上加入一個與功放行為特性相反的模型，當信號進入預失真器后，信號進行了預失真處理，信號的行為特性如圖1所示，信號具有了與功放行為特性相反的特性，當預失真之后的信號通過功放后，信號的行為特性正好補償功放的記憶非線性特性，信號就能夠得到線性化。

然而，隨著無線通信系統的發展，信號的帶寬越來越寬，使得DPD在FPGA等可編程邏輯器件中的實現越來越困難。如圖2所示，假設輸入信號的帶寬為100MHz，如A點所示，由于預失真器和功率放大器的非線性影響，信號的帶寬會被擴展到3～5倍。假設輸入信號的帶寬被擴展3倍，那么經過預失真器之后信號的帶寬擴展為300MHz，如B點所示，為了滿足奈奎斯特采樣率，防止信號發生混疊和能夠準確恢復信號，信號速率至少是信號帶寬的兩倍，在FPGA等邏輯器件中實現數字預失真技術時，要求處理時鐘速率不小于600MHz，使得要在FGPA硬件平臺上實現寬帶數字預失真器時，存在著以下困難：

(1)目前的FPGA等邏輯器件的最高處理時鐘一般不超過500MHz，FPGA無法實現100MHz帶寬以上的數字預失真器。

(2)MP模型中的高速乘法器和加法器無法實現。

(3)隨著MP模型的階數和記憶深度增加，模型輸入輸出之間的時序設計十分困難。

發明內容

為了克服上述現有技術中存在的缺陷和不足，本發明提供了一種寬帶數字預失真器的實現方法，本發明通過對預失真器模型中的記憶效應進行分解，將預失真器模型分解成多個非記憶多項式的并行計算，降低預失真器模型運算的速率，這樣就可在低工作頻率上實現寬帶數字預失真器。

為了解決上述現有技術中存在的問題，本發明是通過下述技術方案實現的：

寬帶數字預失真器的實現方法，其特征在于：包括如下步驟：

步驟A、獲得功率放大器的反饋信號y(n)，用記憶多項式模型表示為：

其中y(n)為功放模型的輸出，x(n)為功放模型的輸入，b_km為功放模型的系數，K和M分別為模型的非線性階數和記憶深度；