[發明專利]一種基于誤差放大器的片內外可選方案的環路補償電路

在審

• 申請號: 201710423415.3
• 申請日: 2017-06-07
• 公開（公告）號: CN107168440A
• 公開（公告）日: 2017-09-15
• 發明（設計）人: 劉天涯;李威
• 申請（專利權）人: 電子科技大學
• 主分類號: G05F1/565
• 分類號: G05F1/565
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明屬于模擬集成電路技術領域，尤其涉及模擬開關電源電路中與誤差放大器EA相關的環路補償電路。

背景技術

當今集成電路技術中，誤差放大器EA是不可或缺的模塊。誤差放大器將采樣反饋信號與基準信號的差值放大后，用作后續電路的關鍵控制信號。為了保證整個環路的穩定性，需要對電路進行頻率補償，環路的補償電路一般在EA的輸出級。

為了使系統穩定，須調整系統的相位特性，使得增益交點處的相位偏移小于180度。為了使系統獲得足夠的穩定性而需要使用足夠大的電容，許多傳統的環路補償電路都設置在芯片的外部，但這樣的補償電路設計較復雜，且面積成本相對較大；也有許多的環路補償電路選擇集成在芯片內部，但這樣在簡化電路的同時卻無法保證系統在不同應用情況下足夠的穩定性。

發明內容

本發明解決的問題，就是針對不同情況下對電路穩定性或簡潔性的不同要求，提供一種可根據不同應用條件而自定義基于誤差放大器選擇片內或片外補償方案的電路。

為了解決上述問題，本發明采用如下技術方案：

一種基于誤差放大器的片內外可選方案的環路補償電路，包括選通邏輯使能電路、片內片外補償電路、片外補償方案的片內緩沖級、不同補償方案下有不同性能的誤差放大器電路；

所述選通邏輯使能電路部分包含傳輸門TG1和傳輸門TG2，一個使能邏輯產生電路3，使能邏輯產生電路3的輸入端為SEL引腳的片內端，使能邏輯產生電路3的輸出端產生電壓信號Ven，分別連接至第一傳輸門TG1、第二傳輸門TG2的使能端和誤差放大器輸出級；使能邏輯電路所述部分包含一個偏置電路16、遲滯比較器7和產生遲滯的電路部分8，偏置電路16含有一個電流源Ibias1和NMOS管MN5；電流源Ibias1的正端連接電源電壓VDD負端與NMOS管MN5的漏端相連，NMOS管MN5的柵端與漏端短接，源端接地；遲滯比較器7中的輸入管為NMOS管MN1和NMOS管MN2，NMOS管MN1的柵端連接引腳SEL片內部分的，源端連接MN4的漏端和MN2的源端，MN2的柵端接基準電壓VREF2，MN4的源端接地，柵端與MN5和MN3的柵端短接；MN1的漏端接MP1的漏端，MN2的漏端與MP2的漏端相連；MP2柵端和漏端短接，MP2的源端接電源電壓VDD；MP1的柵端與MP2的柵端相連，MP1的源端接電源電壓VDD；比較器第二級共源級接法的PMOS管MP5的柵端與MP1和MN1的漏端相連，MP5的源端接電源電壓VDD，MP5的漏端接NMOS管MN3的漏端；MN3的柵端與MN4的柵端相連，MN3的源端接地；反相器INV1和反相器INV2級聯，INV1的輸入端與MN5、MN3的漏端相接，INV1的輸出端與INV2的輸入端相連；產生遲滯的電路部分8由2個PMOS管構成，MP3的源端接電源VDD，柵端接INV1的輸出端，MP3的漏端接MP4的源端；PMOS管MP4的柵漏短接呈二極管連接形式，其柵端和漏端與MP2、MP1的漏端相連；INV2的輸出端輸出使能電壓信號Ven；

所述片內頻率補償方案電路，包含一個集成于片內的電容C1和與之串聯的電阻R3；電容C1的負端接地，正端與電阻R3一端相連，電阻R3的另一端與傳輸門TG2的輸出端相連，該端口可輸出經片內方案補償過的輸出電壓Vea2；

所述片外頻率補償方案電路，包含一個連接片內片外的雙向引腳SEL，兩個開關SW1和SW2，2個電容C2和C3和一個電阻R4；開關SW1一端連接SEL引腳片外部分，一端連接電源電壓VDD；開關SW2一端連接SEL引腳片外部分，另一端連接電阻R4，電阻R4的另一端連接電容C2的正端，電容C2的負端接地；電容C3的正端與開關SW2和R4的連接點相連，C3的負端接地；SEL引腳片內部分與傳輸門TG1的輸出端、片外補償方案的片內緩沖級電路的輸入端相連；