[發明專利]基于BWDSP芯片實現浮點復數向量求和的優化方法

有效

• 申請號: 201710419846.2
• 申請日: 2017-06-06
• 公開（公告）號: CN107357552B
• 公開（公告）日: 2020-10-16
• 發明（設計）人: 蘇濤;秦越;王瑞昕;邱瑾;張杏
• 申請（專利權）人: 西安電子科技大學;西安中電科西電科大雷達技術協同創新研究院有限公司
• 主分類號: G06F9/30
• 分類號: G06F9/30
• 代理公司: 西安睿通知識產權代理事務所(特殊普通合伙) 61218
• 代理人: 惠文軒

本發明屬于數字信號處理器的底層函數優化領域，公開了一種基于高性能通用信號處理器BWDSP芯片實現浮點復數向量求和的優化方法，浮點復數向量求和為第一浮點復數向量和第二浮點復數向量求和，第一浮點復數向量和第二浮點復數向量求和是由多次浮點復數求和過程構成的循環；每次浮點復數求和過程中包含基于BWDSP芯片指令并行的優化，即采用一條指令同時控制多個運算單元執行相同的操作的優化；基于循環展開的優化，即在一次循環中展開多次相同的循環代碼的優化；基于軟件流水的優化，即將多次相同的循環代碼并行交叉執行的優化；能夠充分利用BWDSP芯片的硬件資源，得到高效率的底層函數。

技術領域

本發明屬于數字信號處理器的底層函數優化領域，尤其涉及一種基于高性能通用信號處理器BWDSP芯片實現浮點復數向量求和的優化方法。

背景技術

隨著大規模集成電路以及數字計算機的飛速發展，數字信號處理器為適應高速實時信號處理任務的需求而逐漸發展起來。自主研制DSP 處理器芯片已逐漸成為我國數字信號處理技術發展的重要課題。在這種背景下，某研究所推出了高性能的系列DSP處理器BWDSP，這款DSP 從體系結構到指令體系開始，到設計實現、軟硬件配套的開發環境完全自主研發，其性能甚至還高于國際上通用的一些產品。在國防安全、公共安全、物聯網、通訊等產業中均具有廣泛的應用前景，它的成功將打破國外對我國高端數字信號處理芯片的壟斷。

BWDSP芯片是一款32位靜態超標量處理器，采用16發射(即每個指令周期最多能同時發射16條指令)、單指令流多數據流(Single Instruction Multiple Data，SIMD)架構，即一條指令同時處理多個數據。處理器指令總線寬度為512位；內部數據總線采用非對稱全雙工總線，內部數據總線位寬為256位。該處理器同時兼容16位和32位定點數據格式，采用超長指令字(Very Long Intstruction Word，VLIM)架構，具有強大的并行處理能力，能較好地滿足高速實時信號處理的應用要求。

為BWDSP的研制提供軟件支持，所使用的開發語言為C語言或匯編語言，考慮到提高函數的運算效率，雖然C語言易讀、可移植性好，但不便于對硬件系統的直接控制，不能發揮DSP芯片自身的特點，因此選擇匯編語言完成庫函數的設計，以保證處理器硬件資源利用最大化。但是直接從C語言編譯得到的匯編語言沒有結合DSP芯片的硬件特點，存在一定的缺陷。

發明內容

針對上述現有技術的不足，本發明的目的在于提供一種基于高性能通用信號處理器BWDSP實現浮點復數向量求和的優化方法，能夠充分利用BWDSP芯片的硬件資源，得到高效率的底層函數。

為達到上述目的，本發明采用如下技術方案予以實現。

一種基于BWDSP芯片實現浮點復數向量求和的優化方法，

浮點復數向量求和為第一浮點復數向量和第二浮點復數向量求和，所述第一浮點復數向量和所述第二浮點復數向量求和是由多次浮點復數求和過程構成的循環；

每次浮點復數求和過程中包含基于BWDSP芯片指令并行的優化、基于循環展開的優化以及基于軟件流水的優化；

所述基于BWDSP芯片指令并行的優化為采用一條指令同時控制多個運算單元執行相同的操作的優化；所述基于循環展開的優化為在一次循環中展開多次相同的循環的優化；所述基于軟件流水的優化為將所述多次相同的循環并行交叉執行的優化。

本發明技術方案的特點和進一步的改進為：

(1)所述BWDSP芯片包含4個執行宏，每個執行宏中包含64 字的通用寄存器組，所述通用寄存器組內寄存器的編號分別從0到63，每個執行宏中還包含8個加法器；

所述基于BWDSP芯片指令并行的優化，具體包括：