[發明專利]存儲系統

有效

• 申請號: 201710419194.2
• 申請日: 2017-06-06
• 公開（公告）號: CN107481753B
• 公開（公告）日: 2021-04-13
• 發明（設計）人: 金泰鎬
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: G11C11/408
• 分類號: G11C11/408;G11C11/4094;G11C11/4096
• 代理公司: 北京弘權知識產權代理有限公司 11363
• 代理人: 任靜;許偉群

一種存儲系統包括：存儲裝置，其包括寫入驅動器；以及存儲器控制器，其被配置為控制存儲裝置。存儲器控制器包括命令比較電路，其被配置為將第一寫入命令和第二寫入命令的字線地址、位線地址和寫入數據段相比較，以及當第一寫入命令與第二寫入命令的位線地址和寫入數據段彼此相同而第一寫入命令與第二寫入命令的字線地址的最高有效位MSB彼此不同時，輸出具有第一電平的同時寫入控制信號；以及處理器，其被配置為當從命令比較電路輸出具有第一電平的同時寫入控制信號時，將用于同時操作第一寫入命令和第二寫入命令的同時寫入命令傳送到存儲裝置。寫入驅動器基于同時寫入控制信號來增加寫入電流，以及輸出增加的寫入電流。

相關申請的交叉引用

本申請要求2016年6月7日提交的申請號為10-2016-0070334的韓國申請的優先權，該韓國專利申請如所充分闡述通過引用全部合并于此。

技術領域

各種實施例總體而言可以涉及一種半導體裝置，更具體地，涉及一種存儲系統并且控制寫入電流。

背景技術

關于對存儲裝置的大容量和低功率消耗的要求，已經進行了對具有非易失性并且不具有刷新的下一代存儲裝置的研究。下一代存儲裝置需要具有動態隨機存取存儲器(DRAM)的高集成度、快閃存儲器的非易失性、靜態RAM(SRAM)的高速度等。存在符合非易失性并且不具有刷新的要求的下一代存儲裝置。滿足要求的這些下一代存儲裝置包括相變RAM(PRAM)、納米浮柵存儲器(FTGM)、聚合物RAM(PoRAM)、磁性RAM(MRAM)、鐵電式RAM(FeRAM)以及電阻式RAM(ReRAM)。

發明內容

根據實施例，可以提供一種存儲系統。存儲系統可以包括：存儲裝置，其包括寫入驅動器，所述寫入驅動器被配置為輸出用于在多個存儲單元中寫入數據的寫入電流；以及存儲器控制器，其被配置為控制存儲裝置。存儲器控制器可以包括：命令比較電路，其被配置為將由存儲器控制器接收的第一寫入命令的字線地址、位線地址和寫入數據段與第二寫入命令的字線地址、位線地址和寫入數據段相比較，以及當第一寫入命令的位線地址和寫入數據段與第二寫入命令的位線地址和寫入數據段彼此相同而第一寫入命令的字線地址的最高有效位MSB與第二寫入命令的字線地址的最高有效位MSB彼此不同，輸出具有第一電平的同時寫入控制信號；以及處理器，其被配置為當從命令比較電路輸出具有第一電平的同時寫入控制信號時，將用于同時操作第一寫入命令和第二寫入命令的同時寫入命令傳送到存儲裝置。寫入驅動器可以通過接收具有第一電平的同時寫入控制信號來增加寫入電流，以及輸出增加的寫入電流。

根據實施例，可以提供一種存儲系統。存儲系統可以包括：存儲單元區域，其包括多個位線、多個字線和耦接到多個位線的中心部分的列解碼器；寫入驅動器，其被配置為將寫入電流輸出到存儲單元區域的列解碼器；控制邏輯，其被配置為控制寫入驅動器以將數據寫入存儲單元區域；命令比較電路，其被配置為將從主機裝置接收的第一寫入命令的字線地址、位線地址和寫入數據段與第二寫入命令的字線地址、位線地址和寫入數據段相比較，以及當第一寫入命令的位線地址和寫入數據段與第二寫入命令的位線地址和寫入數據段彼此相同而第一寫入命令的字線地址的最高有效位MSB與第二寫入命令的字線地址的最高有效位MSB彼此不同時，輸出具有第一電平的同時寫入控制信號；以及處理器，其被配置為當從命令比較電路輸出具有第一電平的同時寫入控制信號時，將用于同時操作第一寫入命令和第二寫入命令的同時寫入命令傳送到控制邏輯。寫入驅動器可以基于從命令比較電路輸出的具有第一電平的同時寫入控制信號來增加寫入電流，以及將增加的寫入電流輸出到列解碼器。

根據實施例，可以提供一種單元區域單元。單元區域單元可以包括：存儲單元區域，其包括列解碼器，列解碼器位于布置在列解碼器的上側的第一字線組與布置在列解碼器的下側的第二字線組之間，以及位線，其耦接到列解碼器的中心部分以及耦接到包括在第一字線組和第二字線組中的字線；以及寫入驅動器，其被配置為將寫入電流輸出到存儲單元區域的列解碼器。當來自第一字線組的第一字線和第一位線的交叉區域和來自第二字線組的第二字線和第一位線的交叉區域距列解碼器的距離基本相同時，寫入驅動器增加至列解碼器的寫入電流。