[發明專利]存儲器元件及其制作方法

有效

• 申請號: 201710417339.5
• 申請日: 2017-06-06
• 公開（公告）號: CN109003987B
• 公開（公告）日: 2020-10-16
• 發明（設計）人: 賴二琨;龍翔瀾
• 申請（專利權）人: 旺宏電子股份有限公司
• 主分類號: H01L27/11582
• 分類號: H01L27/11582
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 曹玲柱

1.一種存儲器元件，包括：

一多層堆疊結構，包括交錯堆疊的多個導體層和多個絕緣層以及至少一第一貫穿開口，貫穿該些導體層；

一電荷儲存層，毯覆于該第一貫穿開口的一側壁上；

一第一通道層，位于該第一貫穿開口中；以及

一串列選擇開關，位于該多層堆疊結構上，包括：

一第二通道層，位于該第一通道層上方，并與該第一通道層電性接觸；

一柵極介電層，位于該第二通道層上，且具有與該電荷儲存層相異的一材質；以及

一柵極，位于該柵極介電層上；

一焊墊，位于該第一通道層與該第二通道層之間，并通過該焊墊導通該第一通道層和該第二通道層，第二通道層垂直Z軸的截面尺寸實質小于焊墊垂直Z軸的截面尺寸；

其中，該柵極介電層位于該焊墊的上表面和該第二通道層的側壁表面。

2.根據權利要求1所述的存儲器元件，其中該第二通道層包括一柱狀結構，具有小于該第一貫穿開口的一截面尺寸；

該柵極介電層包括一氧化硅材質層或一高介電系數材料，且具有小于該電荷儲存層的一厚度；

該第二通道層包括多晶硅；該柵極包括一金屬。

3.根據權利要求1所述的存儲器元件，還包括：

多個存儲單元，位于該些導體層、該電荷儲存層和該第一通道層的多個重疊區域上，并通過該第一通道層彼此串連；

一位線，位于該第二通道層上，并與該第二通道層電性接觸；

一絕緣材料，位于該位線與該柵極之間，藉以將二者電性隔離；

一半導體基材，其中該些絕緣層和該些導體層堆疊于其上；以及

一接觸插塞，貫穿該些絕緣層和該些導體層，并與該半導體基材電性接觸。

4.一種存儲器元件的制作方法，包括：

形成一多層堆疊結構，使其包括交錯堆疊的多個導體層和多個絕緣層以及至少一第一貫穿開口，貫穿該些絕緣層和該些導體層；

形成一電荷儲存層，毯覆于該第一貫穿開口的一側壁上；

于該第一貫穿開口中形成一第一通道層，藉以于該些導體層、該電荷儲存層和該第一通道層的多個重疊區域上定義出多個存儲單元；

于該第一貫穿開口中形成一焊墊與該第一通道層電性接觸；以及

于該多層堆疊結構上形成一串列選擇開關，使該串列選擇開關包括：

一第二通道層，位于該第一通道層上方，并與該第一通道層電性接觸；

一柵極介電層，位于該第二通道層上，且具有與該電荷儲存層相異的一材質；以及

一柵極，位于該柵極介電層上；

其中，該焊墊位于該第一通道層與該第二通道層之間，并通過該焊墊導通該第一通道層和該第二通道層，第二通道層垂直Z軸的截面尺寸實質小于焊墊垂直Z軸的截面尺寸；該柵極介電層位于該焊墊的上表面和該第二通道層的側壁表面。

5.根據權利要求4所述的存儲器元件的制作方法，其中該些存儲單元的形成，包括：

于一半導體基材上形成多個犧牲層和該些絕緣層交錯堆疊；

形成該第一貫穿開口，穿過該些犧牲層；

于該第一貫穿開口的至少一側壁上依序形成該電荷儲存層和該第一通道層；

形成一第二貫穿開口，穿過該些犧牲層和該些絕緣層；

通過該第二貫穿開口移除該些犧牲層；以及

于該些犧牲層的原來位置上，形成該些導體層。

6.根據權利要求5所述的存儲器元件的制作方法，還包括：

于該第二貫穿開口的一側壁形成一介電隔離層；以及

以一導電材料填充該第二貫穿開口，形成一接觸插塞與該半導體基材電性接觸。

7.根據權利要求5所述的存儲器元件的制作方法，該第二通道層的形成包括：

于該第一貫穿開口中形成一焊墊與該第一通道層電性接觸；

形成一多晶硅層，覆蓋該多層堆疊結構和該焊墊；

以一圖案化硬掩模層為一刻蝕掩模，刻蝕該多晶硅層，藉以形成該第二通道層，對準該焊墊，且與該焊墊電性連接。