[發明專利]存儲器宏和半導體集成電路器件

有效

• 申請號: 201710412604.0
• 申請日: 2017-06-05
• 公開（公告）號: CN107463461B
• 公開（公告）日: 2022-09-30
• 發明（設計）人: 橫山佳巧;齊藤良和;長田俊哉;佐野聰明;橋爪毅
• 申請（專利權）人: 瑞薩電子株式會社
• 主分類號: G06F11/10
• 分類號: G06F11/10;G11C29/42
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 王茂華

本發明涉及存儲器宏和半導體集成電路器件。提供了一種存儲器宏，該存儲器宏允許檢測用于輸入的地址信號的獲取電路中的故障。存儲器宏包括地址輸入端子、時鐘輸入端子、存儲器陣列和控制單元。控制單元包括暫時存儲器電路，該暫時存儲器電路與從時鐘輸入端子輸入的輸入時鐘信號同步地獲取輸入到地址輸入端子的輸入地址信號，并且輸出輸入地址信號作為內部地址信號。存儲器宏還包括內部地址輸出端子，所述部地址輸出端子輸出用于與輸入地址信號進行比較的內部地址信號。

相關申請的交叉引用

包括說明書、附圖和摘要于2016年6月6日提交的日本專利申請No.2006-112442的公開內容通過引用整體并入本文。

技術領域

本發明涉及一種存儲器宏和使用存儲器宏的半導體集成電路器件(LSI：大規模集成電路)，并且具體地說，涉及一種有利地用于地址選擇電路的故障檢測的存儲器宏和半導體集成電路器件。

背景技術

在關于汽車電氣和電子組件的功能安全的國際標準(例如，ISO26262)中，除了對數據側的故障檢測之外，已經開始要求對諸如SRAM(靜態隨機存取存儲器)等的存儲器進行地址選擇操作中的故障檢測。雖然通過使用錯誤檢測(ECC：糾錯碼)已經能夠遠程實時故障檢測，但是當地址選擇發生故障時，難以檢測到故障。

在日本未審查專利申請公開No.2007-257791中，公開了一種具有冗余功能的半導體存儲器件，該冗余功能通過改變ECC存儲器的構造由ECC存儲器來提供。在存儲器中存在缺陷位的地址預先被檢測到，該數據被存儲為缺陷地址信息，并且當實際訪問存儲器時，通過將輸入的地址信號與所存儲的缺陷地址信息進行比較并且替換缺陷地址的相關冗余位的缺陷位而采用了解決措施。

發明內容

作為對在日本未審查專利申請公開No.2007-257791中公開的半導體存儲器件的本發明的發明人等進行研究的結果，發現存在以下要解決的新問題。

在具有添加諸如日本未審查專利申請公開No.2007-257791中公開的存儲器等的ECC電路的存儲器中檢測數據側電路中的故障。此外，在非選擇、多重選擇等的情況下，即使在地址選擇電路中發生故障的情況下，故障被視為數據側的錯誤，并且因此在某種程度上檢測到故障。

然而，當在獲取輸入的地址信號的電路中發生故障時，即使在其中地址選擇已經被錯誤地執行的情況下，也難以將錯誤的地址選擇檢測為數據錯誤，因此難以檢測作為故障的錯誤的地址選擇。

在下文中，將描述解決上述缺陷的措施，從本說明書和附圖的描述中，本發明的將要解決的其它問題和新穎特征將是顯而易見的。

根據本發明的一個實施例，提供一種存儲器宏，該存儲器宏包括地址輸入端子、時鐘輸入端子、存儲器陣列和控制單元，并且該存儲器宏被構造如下。控制單元包括暫時存儲器電路，該暫時存儲器電路與從時鐘輸入端子輸入的輸入時鐘信號同步地獲取輸入到地址輸入端子中的輸入地址信號，并且輸出所獲取的輸入地址信號作為內部地址信號。存儲器宏還包括內部地址輸出端子，該內部地址輸出端子輸出用于與輸入地址信號進行比較的內部地址信號。

根據本發明的另一實施例，提供一種包括上述存儲器宏的半導體集成電路器件。

下面將會簡要描述通過根據上述實施例的存儲器宏和半導體集成電路器件獲得的有益效果。

也就是說，能夠檢測獲取輸入的地址信號的電路中的故障。

附圖說明

圖1是圖示根據本發明的每個實施例的存儲器宏的一個構造示例的框圖。

圖2是圖示存儲器單元的一個構造示例的電路圖。

圖3是示意性地圖示正在加載存儲器宏的半導體集成電路器件的一個構造示例的框圖。

圖4是圖示根據本發明的第一實施例的存儲器宏的一個構造示例的框圖。