[發明專利]用于對準晶體管的閾值電壓的集成電路制造工藝

有效

• 申請號: 201710409483.4
• 申請日: 2017-06-02
• 公開（公告）號: CN107464810B
• 公開（公告）日: 2023-06-23
• 發明（設計）人: 常潤滋;W·李;P·李
• 申請（專利權）人: 馬維爾亞洲私人有限公司
• 主分類號: H10B10/00
• 分類號: H10B10/00;H01L29/78;H01L21/265
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 酆迅;張昊

本公開涉及用于對準晶體管的閾值電壓的集成電路制造工藝。在一些實施方式中，涉及的一種制造集成電路的方法包括：針對包含集成電路的第一版本的第一芯片獲取第一數據，確定晶體管應與另一晶體管耦合，選擇用于將晶體管與另一晶體管耦合的一個或多個掩模以調整晶體管的閾值電壓，針對包含集成電路的第二版本的第二芯片獲取第二數據，確定集成電路的第二版本滿足一個或多個要求，以及基于集成電路的第二版本準備最終集成電路設計用于生產。

相關申請的交叉引用

本公開要求于2016年6月2日提交的題為“Method?to?Decouple?the?FinFET?SRAMTransistors?Driving?Currents?Without?Changing?Process?Complexity”的美國臨時申請No.62/344,596的在35U.S.C.§119(e)下的優先權權益，據此通過參考并入其全部公開內容。

技術領域

本公開涉及半導體器件制造。

背景技術

集成電路(IC)是在諸如硅的半導體材料的單個芯片上的電子電路的集合。IC包含核心邏輯器件，諸如邏輯門、觸發器、多路復用器以及執行基本邏輯功能的其它電路。IC的示例包括微處理器、數字信號處理器(DSP)、微控制器、專用集成電路(ASIC)和存儲器芯片。片上系統(SOC)是在單個芯片上集成電子系統的多個部件(例如微處理器和存儲器)的IC。

可以包括在芯片上的存儲器的一個特定示例是靜態隨機存取存儲器(SRAM)。SRAM包括SRAM單元、復用電路和解復用電路。SRAM單元使用六晶體管存儲器單元的狀態存儲數據的比特。通過同一地址訪問的多個SRAM單元(例如8個或16個單元)形成存儲器塊。SRAM以快速、低待機功率和簡單工藝流程的邏輯處理而制造。可以使用多柵極場效應晶體管(例如FinFET)工藝技術來制作SRAM。

在先進的FinFET工藝技術中，SRAM晶體管的閾值電壓(Vt)是與標準Vt(SVT)晶體管的閾值電壓聯系在一起的，并且因而SRAM晶體管的驅動電流與SVT晶體管的驅動電流聯系在一起。例如，在16nm?FinFET制造工藝中，在SRAM晶體管和SVT晶體管之間共用同一閾值電壓注入。作為另一示例，在高k金屬柵極制造工藝中，在SRAM晶體管和SVT晶體管之間共用同一功函數金屬。由于SRAM晶體管的閾值電壓與SVT晶體管的閾值電壓聯系在一起，所以調整SRAM晶體管的閾值電壓將需要改變SVT晶體管的閾值電壓。通常，SVT晶體管是核心邏輯器件的一部分，并且改變SVT晶體管的閾值電壓會影響核心邏輯器件的定時和功能性。

發明內容

本公開描述了涉及半導體器件制造的技術。在大批量制造工藝技術中，可能期望獨立于STV晶體管的閾值電壓來調整晶體管(例如，SRAM晶體管)的閾值電壓。在IC包含核心邏輯器件內的具有不同閾值電壓的晶體管的情況下，可以通過將晶體管的閾值電壓(并且因而將驅動電流)與IC上的任意可用核心邏輯器件之一的晶體管的閾值電壓對準，來調整晶體管的閾值電壓。

根據本公開的一個方面，一種用于制造IC的技術包括：針對包含集成電路的第一版本的第一芯片獲取第一數據，集成電路包括閾值電壓將被調整的晶體管，集成電路包括具有不同閾值電壓值的多個其它晶體管，集成電路的第一版本包括與多個其它晶體管中的第一晶體管耦合的晶體管；基于i)獲取的第一數據以及ii)與晶體管的閾值電壓有關的針對集成電路的一個或多個要求，確定晶體管應與多個其它晶體管中的第二晶體管耦合；響應于確定晶體管應與多個其它晶體管中的第二晶體管耦合，選擇用于將晶體管與多個其它晶體管中的第二晶體管耦合的一個或多個掩模，以調整晶體管的閾值電壓；針對包含集成電路的第二版本的第二芯片獲取第二數據，集成電路的第二版本包括與多個其它晶體管中的第二晶體管耦合的晶體管；基于獲取的第二數據，確定集成電路的第二版本滿足一個或多個要求；以及響應于確定集成電路的第二版本滿足一個或多個要求，基于集成電路的第二版本準備最終集成電路設計用于生產。