[發明專利]受限的占空比校正電路

有效

• 申請號: 201710406080.4
• 申請日: 2017-06-01
• 公開（公告）號: CN107425829B
• 公開（公告）日: 2023-06-06
• 發明（設計）人: 文卡塔·拉馬·穆罕·拉第·穆拉卡;費拉斯·N·阿布格扎雷;盧比·馬賽·托馬斯
• 申請（專利權）人: 恩智浦美國有限公司
• 主分類號: H03K5/156
• 分類號: H03K5/156
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 楊靜

一種占空比校正電路具有包括串聯耦合到一起的多個電流饑餓型反相器的延遲線。第一電流饑餓型反相器的輸入接收輸入時鐘信號。相對較弱的反相器與電流饑餓型反相器中的每一個電流饑餓型反相器并聯耦合。具有運算放大器的低通濾波器具有耦合到延遲線的輸出的差分輸入，以接收輸出時鐘信號。運算放大器的單端輸出耦合到電流饑餓型反相器中的每一個電流饑餓型反相器的電流源和電流吸收器晶體管，以控制由延遲線提供的延遲量。低通濾波器校正所述輸入時鐘信號的所述占空比，以使得輸出時鐘信號具有50％占空比。相對較弱的并聯連接的反相器確保在電流饑餓型反相器無法轉變的情況下沒有時鐘脈沖被跳過。

技術領域

本發明大體上涉及電子電路，且更具體來說，涉及在占空比偏差上具有界限的占空比校正電路。

背景技術

占空比是有源或周期性信號的周期的百分比。通常希望時鐘信號的占空比是50％。占空比校正器接收具有不同于所要占空比的占空比的輸入時鐘信號，并產生具有相同頻率的時鐘信號，而所述始終信號的占空比更接近所要占空比，例如，50％。一個占空比校正器包括具有充當延遲單元的多個串聯連接的電流饑餓型反相器的延遲線，以及在從一連串中的最后反相器的輸出到第一反相器的反饋回路中的基于差分運算放大器的低通濾波器。電流饑餓型反相器具有含電流源和電流吸收器的反相器，以響應于偏置電壓而控制從電源到反相器的電流。偏置電壓由低通濾波器提供。如果降低電源電壓，例如在低功率操作模式中，那么延遲單元的電流流出和吸收(sourcing?and?sinking)晶體管切斷得過多，這可完全切斷電流饑餓型反相器的電流源和/或電流吸收器，從而使得時鐘脈沖被跳過。跳過的脈沖的問題有時稱為脈沖吞咽(pulse?swallowing)。跳過的脈沖將產生損壞的輸出時鐘信號。

圖1以示意圖形式示出了根據現有技術的占空比校正電路8。占空比校正電路8包括延遲線11、低通濾波器14、緩沖器58和60，以及反相器62。延遲線11包括電流饑餓型反相器17、19和21，以及反相器32、44和56。低通濾波器14包括運算放大器64、電阻器66和68，以及電容器70和72，并具有連接到占空比校正電路8的輸出的差分輸入，以及連接到延遲線11的電流源和電流吸收器晶體管中的每一個的單端輸出。在延遲線11中，電流饑餓型反相器與簡單的雙晶體管反相器串聯連接，其中一個雙晶體管反相器在每一個電流饑餓型反相器之后。電流饑餓型反相器中的每一個電流饑餓型反相器具備來自低通濾波器14的輸出的反饋偏置電壓VBIAS。反饋偏置電壓VBIAS控制用于每一脈沖的延遲量，以使得被標記為“CLKOUT”的輸出時鐘信號具有50％占空比。然而，如果偏置電壓VBIAS偏斜得過于接近電源電壓VDD，或由于高度偏斜的輸入時鐘占空比而接近接地VSS，或如果電源電壓下降得過低，那么電流饑餓型反相器可能無法從一個狀態轉變成另一狀態。在圖2中，被標記為“CLK?IN”的輸入時鐘信號具有不同于50％的占空比。輸入時鐘信號CLK?IN的一個時鐘周期開始于時間t0并結束于時間t2。在時間t0和時間t8之間示出了四個時鐘周期。輸出時鐘信號應該具有相同頻率，其中占空比為50％。圖2示出了跳過的反相器的轉變，以使得由于反相器中的一個或多個缺乏足以轉變的電流而跳過時鐘循環中的一些。損壞的輸出時鐘可導致數據錯誤和/或系統故障。

因此，需要一種解決上述問題的占空比校正電路。

發明內容

本發明提供一種占空比校正電路，其特征在于，包括：多個串聯耦合的電流饑餓型反相器，所述多個串聯耦合的電流饑餓型反相器具有用于接收具有第一占空比的周期性輸入信號的開始反相器和用于提供具有第二占空比的輸出時鐘信號的結束反相器；反饋電路，所述反饋電路在所述多個串聯耦合的電流饑餓型反相器中的最后電流饑餓型反相器和開始電流饑餓型反相器之間耦合；以及多個反相器，所述多個反相器中的一反相器與所述多個串聯連接的電流饑餓型反相器中的一電流饑餓型反相器并聯耦合。