[發(fā)明專利]基于FPGA的積分誤差補(bǔ)償方法有效
| 申請(qǐng)?zhí)枺?/td> | 201710400250.8 | 申請(qǐng)日: | 2017-05-31 |
| 公開(公告)號(hào): | CN107219388B | 公開(公告)日: | 2019-11-08 |
| 發(fā)明(設(shè)計(jì))人: | 劉冬梅;李娟;萬寶年;梅恒榮;駱凡;黃星;胡雷 | 申請(qǐng)(專利權(quán))人: | 合肥工業(yè)大學(xué) |
| 主分類號(hào): | G01R15/18 | 分類號(hào): | G01R15/18;G01R19/25 |
| 代理公司: | 安徽省合肥新安專利代理有限責(zé)任公司 34101 | 代理人: | 何梅生 |
| 地址: | 230009 安*** | 國省代碼: | 安徽;34 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 基于 fpga 積分 誤差 補(bǔ)償 方法 | ||
1.基于FPGA的積分誤差補(bǔ)償方法,其特征是:設(shè)置積分電路是由積分器A和積分器B構(gòu)成,所述積分器A和積分器B在任意周期中按如下方式交替工作:
上半周期,積分器A對(duì)信號(hào)積分,并利用在上一周期中所獲得的積分器A的誤差函數(shù)對(duì)其進(jìn)行積分誤差實(shí)時(shí)補(bǔ)償,同時(shí),積分器B對(duì)地積分,獲得積分器B的誤差函數(shù);
下半周期,積分器B對(duì)信號(hào)積分,并利用在上半周期中所獲得的積分器B的誤差函數(shù)對(duì)其進(jìn)行積分誤差實(shí)時(shí)補(bǔ)償,同時(shí),積分器A對(duì)地積分,獲得積分器A的誤差函數(shù);
按如下步驟獲得誤差函數(shù):
步驟1:在時(shí)長為q的積分時(shí)段內(nèi),將積分器對(duì)地積分,以Δt為采樣間隔,獲得積分器的數(shù)字量輸出信號(hào)(ti,vi)作為采樣數(shù)據(jù),其中,ti為采樣時(shí)刻,vi為對(duì)應(yīng)于采樣時(shí)刻的積分器輸出電壓,i=0、1、2、3、……、n,n為采樣點(diǎn)個(gè)數(shù);
步驟2:以v=at+b作為線性擬合的函數(shù)模型,采用最小二乘法對(duì)步驟1獲得的采樣數(shù)據(jù)進(jìn)行線性擬合得到a和b,從而確定誤差函數(shù)v;包括:
以此確定誤差函數(shù)v;
設(shè)T為一個(gè)工作周期,m為正整數(shù),控制所述積分器A和積分器B的交替工作過程為:
鎖存積分電路mT時(shí)刻輸出信號(hào)V(mT);
在[mT-τ,(m+0.5)T+τ]的時(shí)段內(nèi),由積分器A對(duì)信號(hào)積分,得到積分器A的信號(hào)積分值VAO(t),利用在[(m-0.5)T+τ+p,(m-0.5)T+τ+p+q]的時(shí)段內(nèi)獲得的積分器A的誤差函數(shù)對(duì)于信號(hào)積分值VAO(t)進(jìn)行誤差補(bǔ)償,獲得積分器A經(jīng)積分誤差補(bǔ)償后的輸出值VA(t);
在[mT,(m+0.5)T]的時(shí)段M1內(nèi)將積分電路mT時(shí)刻輸出信號(hào)V(mT)與輸出值VA(t)相加獲得積分電路輸出信號(hào)V(t);
在[mT+τ,mT+τ+p]的時(shí)間段內(nèi)對(duì)積分器B進(jìn)行積分電容泄放;
在[mT+τ+p,mT+τ+p+q]的時(shí)段內(nèi)由積分器B對(duì)地積分,獲得積分器B的誤差函數(shù);在[mT+τ+p+q,mT+τ+p+q+p]的時(shí)間段內(nèi)對(duì)積分器B進(jìn)行電容泄放;
鎖存積分電路(m+0.5)T時(shí)刻輸出信號(hào)V((m+0.5)T);
在[(m+0.5)T-τ,(m+1)T+τ]的時(shí)段內(nèi),由積分器B對(duì)信號(hào)積分,得到積分器B的信號(hào)積分值VBO(t),利用在[mT+τ+p,mT+τ+p+q]的時(shí)段內(nèi)獲得的積分器B的誤差函數(shù)對(duì)于信號(hào)積分值VBO(t)進(jìn)行誤差補(bǔ)償,獲得積分器B經(jīng)積分誤差補(bǔ)償后的輸出值VB(t);
在[(m+0.5)T,(m+1)T]的時(shí)段M2內(nèi)將積分電路(m+0.5)T時(shí)刻輸出信號(hào)V((m+0.5)T)與輸出值VB(t)相加獲得積分電路輸出信號(hào)V(t);
在[(m+0.5)T+τ,(m+0.5)T+τ+p]的時(shí)間段內(nèi)對(duì)積分器A進(jìn)行積分電容泄放;
在[(m+0.5)T+τ+p,(m+0.5)T+τ+p+q]的時(shí)段內(nèi)由積分器A對(duì)地積分,獲得積分器A的誤差函數(shù);在[(m+0.5)T+τ+p+q,(m+0.5)T+τ+p+q+p]的時(shí)間段內(nèi)對(duì)積分器A進(jìn)行電容泄放;
完成在[mT-τ,(m+1)T+τ]的時(shí)段內(nèi)的積分器A和積分器B的交替工作,
其中,T=2(2τ+2p+q)。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于合肥工業(yè)大學(xué),未經(jīng)合肥工業(yè)大學(xué)許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請(qǐng)聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201710400250.8/1.html,轉(zhuǎn)載請(qǐng)聲明來源鉆瓜專利網(wǎng)。
- 誤差校準(zhǔn)
- 利用端面誤差調(diào)整徑向誤差裝置
- 利用端面誤差調(diào)整徑向誤差裝置
- 誤差測(cè)定裝置及誤差測(cè)定方法
- 消除測(cè)量誤差和穩(wěn)態(tài)誤差的誤差檢測(cè)-K值控制法
- 分度誤差估計(jì)裝置、分度誤差校準(zhǔn)裝置和分度誤差估計(jì)方法
- 誤差擴(kuò)散
- 處理用于使用誤差擴(kuò)散技術(shù)打印的數(shù)據(jù)的方法和處理裝置
- DAC誤差補(bǔ)償方法及誤差補(bǔ)償系統(tǒng)
- 主軸系統(tǒng)熱誤差建模方法、誤差預(yù)測(cè)系統(tǒng)、誤差控制系統(tǒng)、誤差控制方法及云霧計(jì)算系統(tǒng)





