[發(fā)明專利]包括具有嵌入芯片的再布線層的半導(dǎo)體封裝件

在審

• 申請?zhí)枺?/td>: 201710397399.5
• 申請日: 2017-05-31
• 公開（公告）號: CN107689359A
• 公開（公告）日: 2018-02-13
• 發(fā)明（設(shè)計）人: 金知晃;沈鐘輔;趙汊濟;李元一
• 申請（專利權(quán)）人: 三星電子株式會社
• 主分類號: H01L23/498
• 分類號: H01L23/498;H01L23/495;H01L21/48;H01L23/488;H01L21/60
• 代理公司: 北京天昊聯(lián)合知識產(chǎn)權(quán)代理有限公司11112
• 代理人: 張帆,張青

1.一種半導(dǎo)體封裝件，包括：

襯底；

再布線層，其設(shè)置在所述襯底的上表面上，所述再布線層包括凹陷部；

多個半導(dǎo)體芯片堆疊結(jié)構(gòu)，其包括設(shè)置在所述再布線層上并在水平方向上彼此隔開的多個第一半導(dǎo)體芯片；以及

第二半導(dǎo)體芯片，其設(shè)置在所述凹陷部中，

其中，所述第二半導(dǎo)體芯片構(gòu)造為使所述多個半導(dǎo)體芯片堆疊結(jié)構(gòu)中的每一個彼此電連接。

2.根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝件，其中，所述凹陷部設(shè)置在所述再布線層面向所述第一半導(dǎo)體芯片的表面上。

3.根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝件，其中，所述凹陷部穿透進入所述再布線層。

4.根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝件，還包括設(shè)置在所述凹陷部中的粘合件，其中，所述粘合件將所述再布線層附接至所述第二半導(dǎo)體芯片。

5.根據(jù)權(quán)利要求4所述的半導(dǎo)體封裝件，其中，所述第二半導(dǎo)體芯片是有源元件。

6.根據(jù)權(quán)利要求5所述的半導(dǎo)體封裝件，還包括：

多個第一連接端子，其設(shè)置在所述再布線層和所述襯底之間；

多個第二連接端子，其設(shè)置在所述再布線層和所述半導(dǎo)體芯片堆疊結(jié)構(gòu)之間；以及

多個第三連接端子，其設(shè)置在所述第二半導(dǎo)體芯片和所述半導(dǎo)體芯片堆疊結(jié)構(gòu)之間，

其中，所述第一連接端子比所述第二連接端子更大。

7.根據(jù)權(quán)利要求6所述的半導(dǎo)體封裝件，其中，所述第二連接端子比所述第三連接端子更大。

8.根據(jù)權(quán)利要求6所述的半導(dǎo)體封裝件，還包括：

多個第一連接焊盤，其設(shè)置在所述再布線層面向所述襯底的表面上并電連接至所述第一連接端子；

多個第二連接焊盤，其設(shè)置在所述再布線層面向所述半導(dǎo)體芯片堆疊結(jié)構(gòu)的表面上并電連接至所述第二連接端子；以及

多個第三連接焊盤，其設(shè)置在所述第二半導(dǎo)體芯片面向所述半導(dǎo)體芯片堆疊結(jié)構(gòu)的表面上并電連接至所述第三連接端子，

其中，所述第一連接焊盤比所述第二連接焊盤更大。

9.根據(jù)權(quán)利要求8所述的半導(dǎo)體封裝件，其中，所述第二連接焊盤比所述第三連接焊盤更大。

10.根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝件，還包括：

包括在所述再布線層中的第一布線；以及

包括在所述第二半導(dǎo)體芯片中的第二布線，

其中，所述第一布線的線寬大于所述第二布線的線寬。

11.根據(jù)權(quán)利要求10所述的半導(dǎo)體封裝件，其中，所述第二布線的線寬小于2μm。

12.一種半導(dǎo)體封裝件，包括：

襯底，其形成在第一水平高度處；

多個半導(dǎo)體芯片堆疊結(jié)構(gòu)，其形成在第三水平高度處并在水平方向上彼此隔開；

第一再布線層，其形成在第二水平高度處，所述第二水平高度設(shè)置在所述第一水平高度和所述第三水平高度之間，并且所述第一再布線層將所述襯底與所述半導(dǎo)體芯片堆疊結(jié)構(gòu)中的至少一個電連接；以及

橋接層，其形成在所述第二水平高度處并且電連接所述半導(dǎo)體芯片堆疊結(jié)構(gòu)中的至少一個。

13.根據(jù)權(quán)利要求12所述的半導(dǎo)體封裝件，其中，所述橋接層設(shè)置在所述第一再布線層中。

14.根據(jù)權(quán)利要求12所述的半導(dǎo)體封裝件，還包括形成在所述第二水平高度處的第二再布線層，其中，所述第二再布線層與所述第一再布線層隔開，并且將所述襯底與所述半導(dǎo)體芯片堆疊結(jié)構(gòu)中的至少一個電連接。

15.根據(jù)權(quán)利要求14所述的半導(dǎo)體封裝件，其中，所述橋接層設(shè)置在所述第一再布線層和所述第二再布線層之間。

16.一種半導(dǎo)體封裝件，包括：

襯底；

再布線層，其設(shè)置在所述襯底上，所述再布線層包括凹陷部；

多個半導(dǎo)體芯片堆疊結(jié)構(gòu)，其設(shè)置在所述再布線層上；以及

第二半導(dǎo)體芯片，其設(shè)置在所述凹陷部中，

其中，所述第二半導(dǎo)體芯片構(gòu)造為將所述半導(dǎo)體芯片堆疊結(jié)構(gòu)彼此電連接。

17.根據(jù)權(quán)利要求16所述的半導(dǎo)體封裝件，其中，所述凹陷部設(shè)置在所述再布線層面向所述第一半導(dǎo)體芯片的表面上。