[發明專利]可變VCOM電平發生器

有效

• 申請號: 201710396152.1
• 申請日: 2017-05-27
• 公開（公告）號: CN107452347B
• 公開（公告）日: 2021-09-14
• 發明（設計）人: 柳東允;歐米什沃·瑟亞坎特·勞旺格
• 申請（專利權）人: 安恩科技香港有限公司
• 主分類號: G09G3/36
• 分類號: G09G3/36;G09G3/20
• 代理公司: 北京東方億思知識產權代理有限責任公司 11258
• 代理人: 桑敏

1.一種用于提供顯示器的可變VCOM電平的方法，包括：

接收垂直頻率信號；

以參考頻率提供參考時鐘；

檢測所述垂直頻率信號中的第一脈沖；

檢測所述垂直頻率信號中的第二脈沖，其中所述第二脈沖在所述第一脈沖之后；

在檢測到所述第一脈沖時，使用由所述參考時鐘計時的計數器電路對所述第一脈沖和所述第二脈沖之間的多個參考時鐘周期進行計數以獲得第一計數值；

基于所述第一計數值，選擇寄存器塊中的第一寄存器以輸出到數模轉換器DAC電路，其中所述第一寄存器存儲第一二進制值；

基于所述第一二進制值產生第一DAC電壓輸出；和

基于所述第一DAC電壓輸出，在VCOM電壓輸出線上產生第一VCOM電壓輸出電平,

所述方法還包括：

通過數字接口電路藉由數字接口控制信號來編程存儲在所述寄存器塊的第一寄存器中的所述第一二進制值。

2.根據權利要求1所述的方法，包括：

檢測所述垂直頻率信號中的第三脈沖，其中所述第三脈沖在所述第二脈沖之后；

在獲得第一計數值之后，將所述計數器電路復位為零；

在檢測到所述第二脈沖時，使用所述計數器電路對所述第二脈沖和所述第三脈沖之間的多個參考時鐘周期進行計數，以獲得第二計數值；

基于所述第二計數值，選擇所述寄存器塊中的第二寄存器以輸出到所述DAC電路，其中所述第二寄存器存儲第二二進制值，并且所述第二二進制值與所述第一二進制值不同；

基于所述第二二進制值產生第二DAC電壓輸出，其中所述第二DAC電壓輸出與所述第一DAC電壓輸出不同；

基于所述第二DAC電壓輸出，在所述VCOM電壓輸出線處，從所述第一VCOM電壓輸出電平變為第二VCOM電壓輸出電平，其中所述第二VCOM電壓輸出電平與所述第一VCOM電壓輸出電平不同。

3.根據權利要求2所述的方法，其中當所述第一計數值大于所述第二計數值時，所述第二VCOM電壓輸出電平大于所述第一VCOM電壓輸出電平。

4.根據權利要求2所述的方法，其中當所述第一計數值大于所述第二計數值時，所述第二VCOM電壓輸出電平小于所述第一VCOM電壓輸出電平。

5.根據權利要求1所述的方法，其中所述垂直頻率信號是從顯示面板的定時控制器電路電路接收的。

6.根據權利要求1所述的方法，其中基于所述第一DAC電壓輸出在VCOM電壓輸出線上產生第一VCOM電壓輸出電平包括：

通過至少一個運算放大器電路將數模轉換器DAC電路的輸出耦合到所述VCOM電壓輸出線。

7.根據權利要求1所述的方法，其中基于所述第一DAC電壓輸出在VCOM電壓輸出線上產生第一VCOM電壓輸出電平包括：

通過至少兩個運算放大器電路將數模轉換器DAC電路的輸出耦合到所述VCOM電壓輸出線。

8.根據權利要求1所述的方法，包括：

提供耦合在第一電源線和第一節點之間的第一阻抗值；

提供耦合到第二電源線和所述第一節點之間的第二阻抗值；和

將所述第一節點耦合到運算放大器電路的輸入，其中所述運算放大器電路的輸出耦合到所述VCOM電壓輸出線。

9.根據權利要求7所述的方法，其中所述至少兩個運算放大器電路包括第一運算放大器電路和第二運算放大器電路，并且所述方法包括：

在所述第一運算放大器電路和所述第二運算放大器電路之間耦合晶體管。

10.根據權利要求1所述的方法，其中所述計數器電路和DAC電路駐留在單個集成電路上。