[發(fā)明專利]一種基于多核異構(gòu)CPU?GPU?FPGA的大數(shù)據(jù)引擎原型

在審

• 申請(qǐng)?zhí)枺?/td>: 201710387597.3
• 申請(qǐng)日: 2017-05-27
• 公開（公告）號(hào): CN107247681A
• 公開（公告）日: 2017-10-13
• 發(fā)明（設(shè)計(jì)）人: 張軍;徐苛;陳曉峰
• 申請(qǐng)（專利權(quán)）人: 上海德衡數(shù)據(jù)科技有限公司
• 主分類號(hào): G06F15/167
• 分類號(hào): G06F15/167;G06F15/17
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術(shù)領(lǐng)域

本發(fā)明涉及一種基于多核異構(gòu)CPU-GPU-FPGA的大數(shù)據(jù)引擎原型

背景技術(shù)

隨著云計(jì)算及虛擬化，呈現(xiàn)出“大規(guī)模”、“高密度”、“高能耗”、“復(fù)雜化”等特點(diǎn)，建設(shè)與發(fā)展新一代數(shù)據(jù)中心，提升數(shù)據(jù)中心基礎(chǔ)設(shè)施管理將變得日趨重要，數(shù)據(jù)中心的基礎(chǔ)架構(gòu)融合管理與智能將成為數(shù)據(jù)中心發(fā)展的新趨勢(shì)。

超大型數(shù)據(jù)中心提供了從基礎(chǔ)設(shè)施到后面的數(shù)據(jù)分析、篩選、應(yīng)用的整個(gè)應(yīng)用服務(wù)。不僅是數(shù)據(jù)分析，還包括與公有云提供的通用化服務(wù)不同的專門服務(wù)于智能制造的云計(jì)算，以及超級(jí)運(yùn)算，這就對(duì)大數(shù)據(jù)的處理能力提出了更高要求。

異構(gòu)計(jì)算是指使用不同類型指令集和體系架構(gòu)的計(jì)算單元組成系統(tǒng)的計(jì)算方式。常見的計(jì)算單元類別包括：CUP(中央處理器)、GPU(圖形處理器)、FPGA(現(xiàn)場(chǎng)可編程門陣列)等。CPU與GPU的高度融合已是大勢(shì)所趨，但這不只是硬件層面的變更，更多的是計(jì)算理念的變革。如何將不同的計(jì)算任務(wù)自動(dòng)分配給最適宜于處理該任務(wù)的芯片，借此實(shí)現(xiàn)最高的能效比以及最高的晶體管利用率，成為探索新的編程模式或者計(jì)算模式要面臨的重大問題。

當(dāng)越來越多的專用硬核被集成到FPGA中以后，F(xiàn)PGA的設(shè)計(jì)方法需要發(fā)生根本性的變化。在IC設(shè)計(jì)領(lǐng)域已經(jīng)逐步得到認(rèn)同的SoC設(shè)計(jì)方法同樣被引入到FPGA設(shè)計(jì)領(lǐng)域，這一方法的核心在于圍繞CPU內(nèi)核展開設(shè)計(jì)，以CPU引出的系統(tǒng)總線為主干，其他模塊都掛在這一總線上，比如，在FPGA上開發(fā)基于CPU的系統(tǒng)，當(dāng)FPGA上電后，硬件邏輯通過芯片配置成功后，讀取軟件文件并轉(zhuǎn)到SDRAM(同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器)中，軟件在SDRAM中運(yùn)行。

GPU等專用計(jì)算單元雖然工作頻率較低，具有更多的內(nèi)核數(shù)和并行計(jì)算能力，總體性能/芯片面積的比和性能/功耗比都很高，卻遠(yuǎn)遠(yuǎn)沒有得到充分利用。特別是GPU的通用計(jì)算被導(dǎo)入高并行計(jì)算領(lǐng)域，對(duì)處理包括視覺傳感器在內(nèi)的融合多傳感器信息，起到新核心的作用。

智能閃存緩存是一個(gè)只讀緩存。當(dāng)未修改的數(shù)據(jù)塊由于空間的壓力被清除出緩存區(qū)高速緩存，這些數(shù)據(jù)塊就被移入到閃存緩存中；如果又需要這些數(shù)據(jù)，數(shù)據(jù)庫(kù)將會(huì)再把這些數(shù)據(jù)塊從閃存緩存移回。閃存緩存利用閃存設(shè)備的I/O速度，比基于磁盤的存儲(chǔ)性能要高得多；具有足夠的CPU，可使用閃存緩存。

磁性隨機(jī)存儲(chǔ)器(Magnetic Random Access Memory，簡(jiǎn)稱MRAM)擁有靜態(tài)隨機(jī)存儲(chǔ)器(SRAM)的高速讀取寫入能力，以及動(dòng)態(tài)隨機(jī)存儲(chǔ)器(DRAM)的高集成度，而且基本上可以無限次地重復(fù)寫入。

本發(fā)明提供了一種基于多核異構(gòu)CPU-GPU-FPGA的大數(shù)據(jù)引擎原型。架構(gòu)的特征為具有獨(dú)立的并行CPU和并行GPU，有各自的磁性隨機(jī)存儲(chǔ)子系統(tǒng)，均可訪問對(duì)方的磁性隨機(jī)存儲(chǔ)器，并處于FPGA結(jié)構(gòu)之外；GPU通過I/O總線連接到芯片組，然后再通過I/O橋與CPU相連；CPU由ALU、寄存器文件和智能閃存緩存以及總線接口組成。進(jìn)行系統(tǒng)移植，以支持多核異構(gòu)CPU-GPU-FPGA大數(shù)據(jù)引擎架構(gòu)，構(gòu)成一種大數(shù)據(jù)引擎原型。

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種基于多核異構(gòu)CPU-GPU-FPGA的大數(shù)據(jù)引擎架構(gòu)。本發(fā)明包括以下特征：

發(fā)明技術(shù)方案

1.一種基于多核異構(gòu)CPU-GPU-FPGA的大數(shù)據(jù)引擎架構(gòu)，架構(gòu)的特征：

1)具有獨(dú)立的并行CPU和并行GPU，有各自的磁性隨機(jī)存儲(chǔ)子系統(tǒng)，均可訪問對(duì)方的磁性隨機(jī)存儲(chǔ)器，并處于FPGA結(jié)構(gòu)之外；

2)GPU通過I/O總線連接到芯片組，然后再通過I/O橋與CPU相連；

3)CPU由ALU、寄存器文件和智能閃存緩存以及總線接口組成。

2.基于權(quán)利要求1的硬件架構(gòu)，進(jìn)行系統(tǒng)移植，以支持多核異構(gòu)CPU-GPU-FPGA大數(shù)據(jù)引擎架構(gòu)，構(gòu)成一種大數(shù)據(jù)引擎原型。

附圖說明

附圖1是基于多核異構(gòu)CPU-GPU-FPGA的大數(shù)據(jù)引擎原型圖。

具體實(shí)施方式

這種基于多核異構(gòu)CPU-GPU-FPGA的大數(shù)據(jù)引擎原型，包括如下步驟特征：

1)具有獨(dú)立的并行CPU和并行GPU，有各自的磁性隨機(jī)存儲(chǔ)子系統(tǒng)，均可訪問對(duì)方的磁性隨機(jī)存儲(chǔ)器，并處于FPGA結(jié)構(gòu)之外；

2)GPU通過I/O總線連接到芯片組，然后再通過I/O橋與CPU相連；

3)CPU由ALU、寄存器文件和智能閃存緩存以及總線接口組成；

4)進(jìn)行系統(tǒng)移植，以支持多核異構(gòu)CPU-GPU-FPGA大數(shù)據(jù)引擎架構(gòu)，構(gòu)成一種大數(shù)據(jù)引擎原型。