[發(fā)明專利]半導(dǎo)體元件與其制造方法

有效

• 申請?zhí)枺?/td>: 201710386591.4
• 申請日: 2017-05-26
• 公開（公告）號: CN108122733B
• 公開（公告）日: 2022-04-08
• 發(fā)明（設(shè)計）人: 葉凌彥;張智勝;蔡惠銘;林佑明
• 申請（專利權(quán)）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/02
• 分類號: H01L21/02;H01L29/12;H01L21/335;H01L29/778
• 代理公司: 北京律誠同業(yè)知識產(chǎn)權(quán)代理有限公司 11006
• 代理人: 徐金國

一種半導(dǎo)體元件制造方法。包括場效晶體管(field effect transistor,FET)元件的半導(dǎo)體元件，包括基材與由二維材料形成的通道結(jié)構(gòu)。于通道結(jié)構(gòu)上形成界面層。于界面層上方形成柵極堆疊，柵極堆疊包含柵極電極層與柵極介電層。于界面層中的開口的上方形成源極/漏極接點。源極/漏極接點具有與界面層接觸的側(cè)面接點以及與通道結(jié)構(gòu)接觸的側(cè)面接點與表面接點。

技術(shù)領(lǐng)域

此揭露是有關(guān)于一種半導(dǎo)體集成電路，且特別是有關(guān)于二維元件的原子層制造。

背景技術(shù)

隨著晶體管制程技術(shù)的進(jìn)步，晶體管的尺寸縮小并使集成電路中的晶體管密度因此增加。然而，關(guān)閉狀態(tài)電流(off-state current)隨晶體管的通道長度縮短而大幅增加，其成因如短通道效應(yīng)(short channel effect)。對通道長度短于20納米的晶體管來說，此效應(yīng)為能否進(jìn)一步提升晶體管密度的主要挑戰(zhàn)。已知降低通道厚度為抑制短通道效應(yīng)的方法之一。超薄通道晶體管(Ultra-thin body transistor,UBT)可采用超薄通道半導(dǎo)體材料(ultra-thin semiconductor channel material)來抑制短通道效應(yīng)。二維半導(dǎo)體被預(yù)期來作為超薄通道晶體管中的通道材料。二維材料，諸如過渡金屬二硫族化物(transitionmetal dichalcogenides,TMD)、石墨烯(graphene)與黑磷(black phosphorus)，皆被視為極具潛力可用于場效晶體管(field-effect transistor,FET)元件中晶體管通道的候選材料。傳統(tǒng)場效晶體管元件的制造方法可能無法在原子級的精準(zhǔn)度下控制層厚與界面組成，而此為未來納米級電子元件制程世代的首要重點。

目前亟需能于柵極介電層與具有超薄型通道厚度的二維通道材料之間達(dá)成所欲的界面的解決方法，通道厚度可小于各柵極寬度的四分之一(如，20納米)。

發(fā)明內(nèi)容

依據(jù)本揭露的多個實施方式，一種半導(dǎo)體元件制造方法包含：沉積二維材料于基材上方以形成通道結(jié)構(gòu)；形成具有第一厚度的鈍化結(jié)構(gòu)于該通道結(jié)構(gòu)上方；形成分隔結(jié)構(gòu)以定義元件區(qū)；通過使用原子層蝕刻(atomic layer etch,ALE)程序，自每一元件區(qū)內(nèi)的鈍化結(jié)構(gòu)移除預(yù)定數(shù)量的層，以形成薄型鈍化結(jié)構(gòu)；形成柵極堆疊于每一薄型鈍化結(jié)構(gòu)上方；以及形成源極/漏極接點于元件區(qū)中，源極/漏極接點具有與通道結(jié)構(gòu)接觸的側(cè)面接點。

依據(jù)本揭露的多個實施方式，一種半導(dǎo)體元件制造方法包含：于基材上方形成通道結(jié)構(gòu)；于通道結(jié)構(gòu)上方形成界面結(jié)構(gòu)；形成穿過基材的多個分隔結(jié)構(gòu)，以定義出多個元件區(qū)；移除界面結(jié)構(gòu)的受損層；通過原子層蝕刻程序，自元件區(qū)的界面結(jié)構(gòu)中移除預(yù)定數(shù)量的層，以形成多個分隔薄型界面結(jié)構(gòu)；形成柵極堆疊于各分隔薄型界面結(jié)構(gòu)上方；通過移除部分的分隔結(jié)構(gòu)以及分隔薄型界面結(jié)構(gòu)，形成多個源極/漏極接點于元件區(qū)內(nèi)，并使源極/漏極接點具有與通道結(jié)構(gòu)及該隔薄型界面結(jié)構(gòu)接觸的側(cè)面接點。

依據(jù)本揭露的多個實施方式，一種半導(dǎo)體元件制造方法包含：沉積二維材料于基材上方以形成通道結(jié)構(gòu)；形成具有第一厚度的鈍化結(jié)構(gòu)于通道結(jié)構(gòu)上方；形成多個分隔結(jié)構(gòu)以定義多個元件區(qū)；通過使用原子層蝕刻程序，自每一元件區(qū)內(nèi)的鈍化結(jié)構(gòu)移除預(yù)定數(shù)量的層，以形成多個薄型鈍化結(jié)構(gòu)；形成柵極堆疊于薄型鈍化結(jié)構(gòu)上方；形成多個源極/漏極接點于元件區(qū)中，源極/漏極接點具有與通道結(jié)構(gòu)接觸的多個側(cè)面接點；以及形成金屬層于柵極堆疊與源極/漏極接點上。

依據(jù)本揭露的多個實施方式，一種半導(dǎo)體元件包含場效晶體管元件，場效晶體管元件包含基材；由二維材料形成的通道結(jié)構(gòu)；形成于通道結(jié)構(gòu)上的界面層；形成于界面層上方的柵極堆疊，柵極堆疊包含柵極電極層與柵極介電層；以及多個源極/漏極接點形成于界面層的多個開口上方。界面層連續(xù)且部分地覆蓋通道結(jié)構(gòu)，通道結(jié)構(gòu)在源極/漏極接點之間延伸，源極/漏極接點接觸界面層的側(cè)面，以及源極/漏極接點接觸通道結(jié)構(gòu)的側(cè)面以及頂面。