[發(fā)明專利]一種BCD器件及其制造方法

有效

• 申請?zhí)枺?/td>: 201710383704.5
• 申請日: 2017-05-26
• 公開（公告）號(hào): CN107180829B
• 公開（公告）日: 2019-12-27
• 發(fā)明（設(shè)計(jì)）人: 喬明;詹珍雅;余洋;梁龍飛;王睿迪;張波
• 申請（專利權(quán)）人: 電子科技大學(xué)
• 主分類號(hào): H01L27/06
• 分類號(hào): H01L27/06;H01L21/822
• 代理公司: 51232 成都點(diǎn)睛專利代理事務(wù)所(普通合伙)
• 代理人: 敖歡;葛啟函

本發(fā)明提供一種BCD器件及其制造方法，其元胞結(jié)構(gòu)包括襯底、外延層、P隔離、P阱、P型重?fù)诫s區(qū)，N型重?fù)诫s區(qū)，DMOS源電極，第一P阱的接觸電極，DMOS柵電極，PMOS柵電極，NMOS柵電極，源電極，漏電極，BJT基極電極，BJT發(fā)射極電極，BJT集電極電極；本發(fā)明可使得BCD工藝減少Nwell區(qū)的掩膜版，有利于降低量產(chǎn)產(chǎn)品的成本，提高產(chǎn)品的競爭力；用于充當(dāng)Nwell區(qū)的外延層濃度提高，從而使得DMOS器件開態(tài)時(shí)載流子數(shù)量增加，進(jìn)一步降低DMOS的比導(dǎo)通電阻，降低器件損耗，提高器件的性能。

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體功率器件技術(shù)領(lǐng)域，具體涉及一種BCD器件及其制造方法。

背景技術(shù)

功率集成電路將高壓功率器件與控制電路、外圍接口電路以及保護(hù)電路等集成在同一芯片上，作為系統(tǒng)信號(hào)處理部分和執(zhí)行部分的橋梁，其具有十分廣泛的應(yīng)用。功率集成技術(shù)則為實(shí)現(xiàn)功率集成電路的一種手段，需要在有限的芯片面積上實(shí)現(xiàn)高低壓兼容、高性能、高效率與高可靠性。20世紀(jì)80年代中期以前，功率集成電路主要由雙極工藝制造，然而隨著對(duì)控制部分功能要求的不斷提高，導(dǎo)致集成電路的功耗和面積越來越大，因此，能夠集成3種有源器件優(yōu)點(diǎn)的BCD集成技術(shù)應(yīng)運(yùn)而生。BCD工藝可以充分發(fā)揮雙極器件的低噪聲、高精度和大電流密度，CMOS器件的高集成度、低功耗，DMOS器件的快開關(guān)速度、高輸入阻抗等3種有源器件的優(yōu)點(diǎn)，具有非常廣泛的應(yīng)用。

BCD工藝集成了DMOS器件、CMOS器件以及BJT器件，受到業(yè)內(nèi)的高度關(guān)注。文章“Thesemiconductor roadmap for power management in the new millennium”中給出了與圖1所示相類似的結(jié)構(gòu)，該結(jié)構(gòu)CMOS器件的NMOS制作于Pwell中，PMOS直接制作于Nepi上，由于Nepi的濃度一般較低，隨著器件尺寸的降低，該結(jié)構(gòu)容易產(chǎn)生短溝道效應(yīng)。為避免這一問題，文章“Design and optimization of 700V HVIC technology with multi-ringisolation structure”給出了與圖2所示相類似的結(jié)構(gòu)，即將CMOS器件的PMOS制作于Nwell中。但該做法將增加一道掩膜版，使得成本上升，不利于批量生產(chǎn)的成本節(jié)約，如何在不增加額外版次的情況下使得BCD器件適應(yīng)器件尺寸減小是一項(xiàng)重要的工作。

發(fā)明內(nèi)容

鑒于以上所述現(xiàn)有技術(shù)的缺點(diǎn)，本發(fā)明提出了一種BCD器件及其制造方法，目的在于在不增加額外版次的情況下使得BCD器件適應(yīng)器件尺寸減小，降低成本，同時(shí)可降低DMOS器件的比導(dǎo)通電阻。

為實(shí)現(xiàn)上述發(fā)明目的，本發(fā)明技術(shù)方案如下：

一種BCD器件，其元胞結(jié)構(gòu)包括襯底、第一外延層、第二外延層，第一P隔離，第二P隔離，第三P隔離，第一P阱，第三P阱，第四P阱，DMOS源極P型重?fù)诫s區(qū)，第三P型重?fù)诫s區(qū)，第四P型重?fù)诫s區(qū)，第五P型重?fù)诫s區(qū)，DMOS源極N型重?fù)诫s區(qū)，DMOS漏極N型重?fù)诫s區(qū)，第二N型重?fù)诫s區(qū)，第三N型重?fù)诫s區(qū)，第四N型重?fù)诫s區(qū)，第五N型重?fù)诫s區(qū)，DMOS源電極，第一P阱的接觸電極，DMOS柵電極，PMOS柵電極，NMOS柵電極，PMOS源電極，PMOS漏電極，NMOS源電極，NMOS漏電極，DMOS漏電極，BJT基極電極，BJT發(fā)射極電極，BJT集電極電極；