[發明專利]用于相位對齊的2X頻率時鐘生成的方法和裝置

在審

• 申請號: 201710383244.6
• 申請日: 2017-05-26
• 公開（公告）號: CN107544616A
• 公開（公告）日: 2018-01-05
• 發明（設計）人: 柯燕京
• 申請（專利權）人: 阿爾特拉公司
• 主分類號: G06F1/06
• 分類號: G06F1/06
• 代理公司: 永新專利商標代理有限公司72002
• 代理人: 劉瑜,王英

技術領域

本公開大體上涉及電子電路，并且更具體地涉及時鐘生成電路。

背景技術

高速數據接口用于在系統的設備間傳送數據。高速數據接口已經在日益增長的快速數據速率方面發展并且可以支持多通道數據傳輸。

發明內容

一個實施例涉及包括多個單通道串行器的多通道串行器電路。中央時鐘生成器生成多個時鐘信號，并且時鐘網絡分布來自中央時鐘生成器的多個時鐘信號。每個單通道串行器包括一系列串行器電路，其使用來自時鐘網絡的多個時鐘信號來對并行數據輸入信號進行串行化。多個單通道串行器中的單通道串行器包括具有非分頻器結構的本地2x頻率時鐘生成器。

其它實施例涉及在多通道串行器的單通道串行器中使用非分頻器電路來生成本地2x頻率時鐘信號的方法。

在一個方法中，在或(OR)門的第一輸入處從中央時鐘生成器接收第一移相1x頻率時鐘脈沖信號，并且在OR門的第二輸入處從中央時鐘生成器接收第二移相1x頻率時鐘脈沖信號。通過對OR門的第一和第二輸入執行邏輯OR操作來生成OR門輸出信號。使用來自時鐘網絡的第一時鐘信號的上升沿來對OR門輸出信號進行采樣以生成具有50％占空比的本地2x頻率時鐘信號。

在另一方法中，使用來自時鐘網絡的第一時鐘信號的下降沿來對第一移相1x頻率時鐘脈沖信號進行采樣以便生成第一采樣的時鐘信號。對第一采樣的時鐘信號和來自時鐘網絡的第二移相1x頻率時鐘脈沖信號執行第一邏輯OR操作以生成第一OR門輸出信號。使用來自時鐘網絡的第二時鐘信號的上升沿來對第一OR門輸出信號進行采樣以生成第二采樣的時鐘信號。使用第二時鐘信號的下降沿來對第二采樣的信號進行重新采樣以便生成第三采樣的時鐘信號。對第二和第三采樣的時鐘信號執行第二邏輯OR操作以生成具有50％占空比的本地2x頻率時鐘信號。

另一實施例涉及具有非分頻器結構的本地2x頻率時鐘生成器電路。該本地2x頻率時鐘生成器電路包括由多路復用器選擇用于第一串行化比的第一電路路徑，并且還可以包括由多路復用器選擇用于針對第二串行化比的第二電路路徑。

第一電路路徑可以包括：第一OR門，其接收來自時鐘網絡的第一移相1x頻率時鐘脈沖信號和第二移相1x頻率時鐘脈沖信號作為輸入，并且生成第一OR門輸出信號；以及第一觸發器采樣電路，其使用來自時鐘網絡的第一時鐘信號的上升沿來對第一OR門輸出信號進行采樣且生成具有50％占空比的第一本地2x頻率時鐘信號。

第二電路路徑可以包括：第二觸發器采樣電路，其使用來自時鐘網絡的第二時鐘信號的下降沿來對第三移相1x頻率時鐘脈沖信號進行采樣且輸出第二采樣的時鐘信號；第二OR門，其接收第二采樣的時鐘信號和來自時鐘網絡的第二移相1x頻率時鐘脈沖信號作為輸入且生成第二OR門輸出信號；第一觸發器采樣電路，其使用來自時鐘網絡的第四時鐘信號的上升沿來對第二OR門輸出信號進行采樣且輸出第三采樣的時鐘信號；第三觸發器采樣電路，其使用第四時鐘信號的下降沿來對第三采樣的信號進行采樣且輸出第四采樣的時鐘信號；以及第三OR門，其接收第三和第四采樣的時鐘信號作為輸入且生成具有50％占空比的第二本地2x頻率時鐘信號。

還公開了其它實施例和特征。

附圖說明

圖1描繪了根據本發明的實施例的具有中央時鐘生成器和本地2x頻率時鐘生成器的多通道串行器。

圖2是根據本發明的實施例的具有非分頻器結構的本地2x頻率時鐘生成器的示例性實現的詳細電路圖。

圖3是根據本發明的實施例的在32比1位數據串行器中頻率可編程50％占空比相位對齊的本地2x生成器的工作的示例性的時序圖。

圖4是根據本發明的實施例的在40比1位數據串行器中頻率可編程50％占空比相位對齊的本地2x生成器的工作的示例性的時序圖。

圖5描繪了具有中央時鐘生成器的多通道串行器，其中多個單通道串行器中的每一個包括具有分頻器結構的本地2x頻率時鐘生成器。

圖6是可以包括本發明的方面的現場可編程門陣列(FPGA)的簡化的部分框圖。

圖7是可以采用本發明的技術的示例性的數字系統的框圖。

具體實施方式

高速數據接口可以提供多通道相位對齊的數據傳輸。該數據傳輸會需要相位對齊的2x頻率時鐘信號。相位對齊的2x頻率時鐘信號可用于例如支持雙倍數據速率傳輸。

本公開提供了串行器電路中的本地2x頻率時鐘生成。本地2x頻率時鐘信號具有為1x頻率時鐘信號的兩倍的頻率，其中1x頻率時鐘信號用于對由串行器電路輸出的串行數據信號進行定時。