[發(fā)明專利]非易失性靜態(tài)隨機(jī)存取存儲(chǔ)器系統(tǒng)及操作方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201710381689.0
• 申請(qǐng)日: 2017-05-24
• 公開（公告）號(hào): CN107437426B
• 公開（公告）日: 2023-06-23
• 發(fā)明（設(shè)計(jì)）人: 阿尼爾班·羅伊;喬恩·斯科特·喬伊;邁克爾·A·塞德
• 申請(qǐng)（專利權(quán)）人: 恩智浦美國(guó)有限公司
• 主分類號(hào): G11C7/10
• 分類號(hào): G11C7/10;G11C11/16;G11C11/413
• 代理公司: 中科專利商標(biāo)代理有限責(zé)任公司 11021
• 代理人: 吳曉兵

1.一種集成電路(IC)裝置，其特征在于，包括：

靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)陣列；

電阻式存儲(chǔ)器陣列，所述電阻式存儲(chǔ)器陣列中的第一組可編程電阻性元件用以存儲(chǔ)來(lái)自所述SRAM陣列中的存儲(chǔ)器單元的數(shù)據(jù)；

讀出放大器電路，其可耦合到所述SRAM陣列和所述電阻式存儲(chǔ)器陣列；

仲裁器，其被配置成斷言電阻式存儲(chǔ)器啟用信號(hào)以

在電阻式存儲(chǔ)器讀取操作期間將所述讀出放大器電路耦合到所述電阻式存儲(chǔ)器陣列且將所述讀出放大器電路從所述SRAM陣列去耦，以及

在SRAM讀取操作期間將所述讀出放大器耦合到所述SRAM陣列且將所述讀出放大器電路從所述電阻式存儲(chǔ)器陣列去耦。

2.根據(jù)權(quán)利要求1所述的IC裝置，其特征在于，進(jìn)一步包括：

電阻式存儲(chǔ)器前置讀出放大器電路，其可耦合于所述電阻式存儲(chǔ)器陣列與所述讀出放大器電路之間，其中所述電阻式存儲(chǔ)器前置讀出放大器電路在所述電阻式存儲(chǔ)器讀取操作期間耦合到所述讀出放大器電路且在所述SRAM讀取操作期間從所述讀出放大器電路解耦。

3.根據(jù)權(quán)利要求1所述的IC裝置，其特征在于：

所述電阻式存儲(chǔ)器陣列中的第二組所述可編程電阻性元件用以存儲(chǔ)除來(lái)自所述SRAM陣列的數(shù)據(jù)之外的數(shù)據(jù)。

4.根據(jù)權(quán)利要求1所述的IC裝置，其特征在于：

所述電阻式存儲(chǔ)器陣列的所述可編程電阻性元件中的兩個(gè)被編程于相反狀態(tài)中以存儲(chǔ)來(lái)自所述SRAM陣列的邏輯數(shù)據(jù)位。

5.一種操作靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)陣列和電阻式存儲(chǔ)器陣列的方法，其特征在于，包括：

在所述電阻式存儲(chǔ)器陣列的讀取操作期間：

選擇所述電阻式存儲(chǔ)器陣列的可編程電阻性元件；

將所述電阻式存儲(chǔ)器陣列的選定可編程電阻性元件耦合到前置讀出放大器電路；

將所述SRAM陣列從讀出放大器電路解耦，以及

感測(cè)來(lái)自所述前置讀出放大器電路的數(shù)據(jù)緩沖器中的所述選定可編程電阻性元件的差分對(duì)的數(shù)據(jù)，其中所述數(shù)據(jù)緩沖器耦合到所述讀出放大器電路的相應(yīng)真數(shù)據(jù)線和互補(bǔ)數(shù)據(jù)線；

在所述SRAM陣列的讀取操作期間，

將所述電阻式存儲(chǔ)器陣列從所述讀出放大器電路解耦，以及

以所述讀出放大器電路感測(cè)所述SRAM陣列的真位線和互補(bǔ)位線上的數(shù)據(jù)。

6.根據(jù)權(quán)利要求5所述的方法，其特征在于，進(jìn)一步包括：

在所述電阻式存儲(chǔ)器陣列的所述讀取操作的校準(zhǔn)階段期間將所述選定可編程電阻性元件中的第一個(gè)耦合到第一電容電路且將所述選定可編程電阻性元件中的第二個(gè)耦合到第二電容電路，以及

在所述電阻式存儲(chǔ)器陣列的所述讀取操作的所述校準(zhǔn)階段之后將所述選定可編程電阻性元件中的所述第一個(gè)耦合到所述第二電容電路且將所述選定可編程電阻性元件中的所述第二個(gè)耦合到所述第一電容電路。

7.根據(jù)權(quán)利要求5所述的方法，其特征在于，進(jìn)一步包括：

將來(lái)自所述SRAM陣列的數(shù)據(jù)存儲(chǔ)在所述電阻式存儲(chǔ)器陣列的第一部分中；以及

將除來(lái)自所述SRAM陣列的數(shù)據(jù)之外的數(shù)據(jù)存儲(chǔ)在所述電阻式存儲(chǔ)器陣列的第二部分中。

8.根據(jù)權(quán)利要求5所述的方法，其特征在于，所述前置讀出放大器電路進(jìn)一步包含：

在所述電阻式存儲(chǔ)器陣列的所述讀取操作期間，

通過(guò)列解碼器或仲裁器將所述SRAM陣列從所述讀出放大器電路解耦；

在所述SRAM陣列的所述讀取操作期間，

通過(guò)所述列解碼器或所述仲裁器將所述SRAM陣列耦合到所述讀出放大器電路。