[發明專利]延遲電路、延遲元件通電及操作方法

在審

• 申請號: 201710378233.9
• 申請日: 2017-05-24
• 公開（公告）號: CN107453736A
• 公開（公告）日: 2017-12-08
• 發明（設計）人: 穆罕默德·納摩爾
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H03K5/14
• 分類號: H03K5/14;H03K5/00
• 代理公司: 北京德恒律治知識產權代理有限公司11409
• 代理人: 章社杲,李偉

技術領域

本發明的實施例一般地涉及半導體技術領域，更具體地，涉及延遲電路、延遲元件通電及操作方法。

背景技術

延遲線包括陣列延遲線(LDL)，該延遲線為通過串聯延遲元件傳送輸入信號提供被定義的延遲。陣列延遲線使用延遲元件實施，該延遲元件可被配置為經由控制信號允許輸入信號傳遞至接下來的延遲元件或將輸入信號直接連接至反饋路徑。對于給定延遲，預定數量的串聯延遲元件提供了用于輸入信號的正向路徑和反饋路徑。越過輸入信號反饋的串聯的點，一系列的串聯元件不可用。

在一些方法中，將不可用的延遲元件斷電，以降低泄露電流等級。泄露電流是有關使用低閾值電壓器件的延遲元件實施方式。可重新配置用于增加的延遲的延遲線包括使先前斷電的一個或多個延遲元件通電。在通過延遲線傳送輸入信號之前，恢復時間被用于允許延遲元件到達可控狀態。

發明內容

根據本發明的一方面，提供了一種延遲電路，包括：多個串聯延遲元件，響應于控制信號，其中，多個串聯延遲元件中的每個延遲元件可被配置為在正向路徑上接收輸入信號并且在兩條反饋路徑上反饋所述輸入信號；以及控制單元，連接至所述多個串聯延遲元件，其中，所述控制單元被配置為：生成所述控制信號中的控制信號的第一子集，以用于限定所述多個串聯延遲元件的第一配置；生成所述控制信號中的控制信號的第二子集，以用于使多個串聯延遲元件中的延遲元件從斷電狀態改變為通電狀態，同時所述延遲元件被配置為初始化模式；以及生成所述控制信號中的控制信號的第三子集，以用于限定所述多個串聯延遲元件的第二配置。

根據本發明的另一方面，提供了一種使多個串聯延遲元件中的每個延遲元件通電的方法，所述方法包括：使用控制單元生成控制信號的第一集合；基于所述控制信號的第一集合，通過以下步驟初始化所述延遲元件：將所述延遲元件連接至至少一個電源；將所述延遲元件的正向路徑輸出接地；配置第一反饋路徑輸出以接收第一正向路徑輸入信號；配置第二反饋路徑輸出以接收第二正向路徑輸入信號；生成控制信號的第二集合；以及基于所述控制信號的第二集合，配置所述延遲元件以將信號傳送至所述多個串聯延遲元件中的相鄰延遲元件。

根據本發明的又一方面，提供了一種操作延遲元件的方法，所述方法包括：使多個延遲元件的第一子集通電；利用所述多個延遲元件的第一子集將第一輸入信號延遲了第一延遲；初始化所述多個延遲元件中的第一延遲元件，所述第一延遲元件與所述多個延遲元件的第一子集分離，初始化所述第一延遲元件包括：使第一延遲元件通電；使所述第一延遲元件的正向路徑輸出接地；配置第一反饋路徑輸出以接收第一正向路徑輸入信號；以及配置第二反饋路徑輸出以接收第二正向路徑輸入信號；重新配置所述第一延遲元件以提供第二輸入信號的路徑；利用所述多個延遲元件的第一子集和所述第一延遲元件將第二輸入信號延遲了第二延遲。

附圖說明

當結合附圖進行閱讀時，通過以下詳細描述更好地理解本發明的各個方面。應該注意，根據工業中的標準實踐，各種部件沒有必要按比例繪制。實際上，為了討論清楚起見，各種部件的尺寸可以任意地增加或減小。

圖1是根據一些實施例的用于陣列延遲線的延遲元件的示意圖。

圖2A至圖2E是根據一些實施例的用于包括有信號路徑的延遲線的延遲元件的示意圖。

圖3A至圖3C是根據一些實施例的延遲線的示例性配置的框圖。

圖4是根據一些實施例的使延遲線的延遲元件的通電的方法的流程圖。

圖5是根據一些實施例的使多個串聯延遲元件中的延遲元件的通電的方法的流程圖。

圖6是根據一些實施例的操作延遲電路的方法的流程圖。

圖7是根據一些實施例的操作延遲電路的方法的流程圖。

具體實施方式

以下公開內容提供了用于實施所提供的主題的部件的不同實施例或實例。以下描述部件和配置的具體實例以簡化本發明。當然，這些僅是實例并且不是為了進行限定。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件形成為直接接觸的實施例，并且還可以包括附件部件形成在第一部件和第二部件之間，使得第一部件和第二部件不直接接觸的實施例。另外，本發明可以在各個實例中重復參考數字和/或字母。該重復是為了簡單和清楚的目的，并且其本身并未指出所討論的各個實施例和/或配置之間的關系。