[發明專利]一種半導體器件電連接結構及其制造方法

有效

• 申請號: 201710377940.6
• 申請日: 2017-05-24
• 公開（公告）號: CN107275310B
• 公開（公告）日: 2020-01-03
• 發明（設計）人: 周志健;朱二輝;陳磊;楊力建;于洋;鄺國華
• 申請（專利權）人: 廣東合微集成電路技術有限公司
• 主分類號: H01L23/528
• 分類號: H01L23/528;H01L21/768
• 代理公司: 44332 廣東莞信律師事務所
• 代理人: 曾秋梅

1.一種半導體器件電連接結構，所述的半導體器件電連接結構由頂層半導體材料、絕緣層和襯底半導體材料構成；絕緣層位于頂層半導體材料和襯底半導體材料之間；其特征在于：

頂層半導體材料和襯底半導體材料為反相摻雜；即當頂層半導體材料為N型摻雜時，襯底半導體材料為P型摻雜；當頂層半導體材料為P型摻雜時，襯底半導體材料為N型摻雜；

在頂層半導體材料上設有摻雜區；通過摻雜區設有與襯底半導體材料連通的電連接孔；電連接孔內設有電連接層；電連接層材料為摻雜與頂層半導體材料摻雜相反的半導體導電材料；

襯底半導體材料上設有電隔離溝槽；被電隔離溝槽包圍的襯底半導體材料與電連接層相連；

襯底半導體材料上設有電絕緣層；在電隔離溝槽包圍的襯底半導體材料的電絕緣層上設有電接觸孔；電接觸孔內形成有金屬并形成金屬引腳。

2.根據權利要求1所述的半導體器件電連接結構，其特征在于：所述的半導體器件電連接結構可基于絕緣襯底上的硅(SOI)晶圓制作。

3.根據權利要求1所述的半導體器件電連接結構，其特征在于：所述的頂層半導體材料上的摻雜區為一個或多個；摻雜區內的電連接孔形狀為任何柱體；與之對應的電隔離溝槽的形狀為圓形環、方形環或者其它環狀結構。

4.根據權利要求2所述的半導體器件電連接結構，其特征在于：所述的頂層半導體材料上的摻雜區為一個或多個；摻雜區內的電連接孔形狀為任何柱體；與之對應的電隔離溝槽的形狀為圓形環、方形環或者其它環狀結構。

5.根據權利要求1至4任一項所述的半導體器件電連接結構，其特征在于：所述的頂層半導體材料外可以設有與摻雜區電連接孔內的電連接層相連通的電連接層。

6.根據權利要求1至4任一項所述的半導體器件電連接結構，其特征在于：所述的電隔離溝槽內部分或全部設置電絕緣層。

7.根據權利要求5所述的半導體器件電連接結構，其特征在于：所述的電隔離溝槽內部分或全部設置電絕緣層。

8.一種權利要求1-7任一項所述的半導體器件電連接結構的制造方法，其特征在于：所述的方法包括以下步驟：

S1、生長掩膜層并圖形化、摻雜，在晶圓的頂層半導體材料表面生長掩膜層，圖形化、然后摻雜，形成摻雜區，再去除掩膜層；所述摻雜區摻雜方式和頂層半導體材料摻雜方式相反，即頂層半導體材料為N型摻雜時，形成P型摻雜區；頂層半導體材料為P型摻雜時，形成N型摻雜區；所述晶圓由頂層半導體材料層、絕緣層及襯底半導體材料層組成，絕緣層位于頂層半導體材料層與襯底半導體材料層之間；頂層半導體材料層和襯底半導體材料層摻雜相反；

S2、形成摻雜區和襯底半導體材料間的電連接孔，在晶圓表面重新生長一層掩膜層，圖形化、刻蝕，刻穿掩膜層、頂層半導體材料、絕緣層，暴露出部分襯底半導體材料；在每個摻雜區內形成摻雜區和襯底半導體材料的電連接孔；再去除掩膜層；

S3、形成摻雜區和襯底半導體材料間的電連接通道；先生長電連接層，填充電連接孔；然后去除晶圓表面的電連接層，保留電連接孔里的電連接層；或者，去除晶圓表面部分電連接層；電連接層材料為摻雜方式與頂層半導體材料摻雜相反的半導體導電材料；

S4、襯底半導體材料上形成電隔離溝槽，在晶圓背面再形成一層掩膜層，圖形化、刻蝕，刻穿掩膜層、襯底半導體材料，暴露出部分絕緣層，形成電隔離溝槽，然后去除晶圓背面的掩膜層；被電隔離溝槽包圍的襯底半導體材料與S3形成的電連接通道相連；

S5、填堵電隔離溝槽，用電絕緣材料在晶圓上形成一層電絕緣層，填堵電隔離溝槽；

S6、刻蝕晶圓背面的電絕緣層，形成電接觸孔；圖形化、刻蝕，刻穿電絕緣層，暴露出部分電隔離溝槽包圍的襯底半導體材料，形成電接觸孔；

S7、形成從頂層半導體材料摻雜區到襯底半導體材料的電通道及金屬引腳；在襯底半導體材料上的接觸孔內摻雜；沉積金屬，圖形化，刻蝕，去除部分金屬，形成從頂層半導體材料摻雜區到襯底半導體材料的電通道及金屬引腳；在襯底半導體材料上接觸孔內的摻雜方式與襯底半導體材料的摻雜方式相同。