[發(fā)明專利]一種數(shù)據(jù)處理的方法和設(shè)備

在審

• 申請(qǐng)?zhí)枺?/td>: 201710377227.1
• 申請(qǐng)日: 2017-05-25
• 公開（公告）號(hào): CN108932208A
• 公開（公告）日: 2018-12-04
• 發(fā)明（設(shè)計(jì)）人: 何健
• 申請(qǐng)（專利權(quán)）人: 中興通訊股份有限公司
• 主分類號(hào): G06F13/16
• 分類號(hào): G06F13/16
• 代理公司: 北京派特恩知識(shí)產(chǎn)權(quán)代理有限公司 11270
• 代理人: 沈寒酉;張穎玲

本發(fā)明實(shí)施例公開了一種數(shù)據(jù)處理的方法和設(shè)備；該方法可以包括：將當(dāng)前SERDES輸出時(shí)鐘周期內(nèi)的輸出數(shù)據(jù)移入預(yù)設(shè)長度的緩存；根據(jù)當(dāng)前緩存數(shù)據(jù)的信號(hào)變化沿在所述當(dāng)前緩存數(shù)據(jù)中確定基準(zhǔn)位置；根據(jù)所述基準(zhǔn)位置以及預(yù)設(shè)的選取策略在所述當(dāng)前緩存數(shù)據(jù)中選取有效輸出數(shù)據(jù)。

技術(shù)領(lǐng)域

本發(fā)明涉及信號(hào)處理技術(shù)，尤其涉及一種數(shù)據(jù)處理的方法和設(shè)備。

背景技術(shù)

串行-解串器(SERDES，SERializer-DeSerializer)是在高速應(yīng)用中用來實(shí)現(xiàn)并行數(shù)據(jù)及串行數(shù)據(jù)之間的相互轉(zhuǎn)換,在發(fā)送端多路低速并行信號(hào)被轉(zhuǎn)換成高速串行信號(hào)，經(jīng)過傳輸媒體(光纜或銅線)，最后在接收端高速串行信號(hào)重新轉(zhuǎn)換成低速并行信號(hào)。從而充分地利用傳輸媒體的信道容量，減少所需的傳輸信道和器件引腳數(shù)目，大大降低通信成本。

在面對(duì)較低速率的以太網(wǎng)數(shù)據(jù)信號(hào)時(shí)，由于輸入數(shù)據(jù)的速率低于SERDES的最低速率，而且以太網(wǎng)數(shù)據(jù)不自帶同步時(shí)鐘，因此只能利用SERDES對(duì)輸入數(shù)據(jù)進(jìn)行采樣，并對(duì)采樣的結(jié)果進(jìn)行處理，來得到正確的輸入數(shù)據(jù)。

由奈奎斯特采樣定理可知，采樣時(shí)鐘必須至少是輸入信號(hào)頻率的2倍以上，才能正常采到信號(hào)的相位。實(shí)際應(yīng)用中，為了避免時(shí)鐘抖動(dòng)、輸入信號(hào)抖動(dòng)等因素的影響，往往采用遠(yuǎn)大于奈奎斯特采樣頻率，例如8倍、16倍等對(duì)輸入信號(hào)進(jìn)行過采樣。

當(dāng)SERDES采用N倍過采樣時(shí)，SERDES會(huì)在每個(gè)輸出時(shí)鐘輸出N個(gè)比特bit采樣數(shù)據(jù)，理想情況下，這N個(gè)bit輸出數(shù)據(jù)恰好對(duì)應(yīng)于輸入信號(hào)的1個(gè)bit數(shù)據(jù)，因此在理想情況下，可以在SERDES每個(gè)時(shí)鐘輸出的N個(gè)bit中任取1個(gè)bit作為有效數(shù)據(jù)。但在實(shí)際情況中，由于采樣時(shí)鐘和輸入信號(hào)的頻偏或者抖動(dòng)，對(duì)于輸入信號(hào)的1個(gè)bit采用N倍過采樣，可能會(huì)出現(xiàn)采樣(N-1)次，或者(N+1)次，這時(shí)如果不加處理就會(huì)造成數(shù)據(jù)錯(cuò)誤。

目前對(duì)這個(gè)問題的解決辦法是，對(duì)SERDES的輸出數(shù)據(jù)用更高頻率的時(shí)鐘再次進(jìn)行處理，根據(jù)采集結(jié)果數(shù)據(jù)中的10或者01變化找出變化沿、不斷校正采樣邊界，從而避免了SERDES中采樣次數(shù)誤差的積累。因?yàn)椴捎昧吮萐ERDES輸出時(shí)鐘更高頻率的處理時(shí)鐘，保證了有足夠的速度處理所有的有效數(shù)據(jù)。

但這種處理方法，需要一個(gè)比SERDES恢復(fù)時(shí)鐘更高頻率的處理時(shí)鐘，并需要對(duì)SERDES的輸出數(shù)據(jù)在不同時(shí)鐘域下進(jìn)行處理。因此使用了大量時(shí)鐘和邏輯資源，并增加了邏輯的復(fù)雜度，使邏輯難于維護(hù)。

發(fā)明內(nèi)容

為解決上述技術(shù)問題，本發(fā)明實(shí)施例期望提供一種數(shù)據(jù)處理的方法和設(shè)備，能夠減少針對(duì)輸出數(shù)據(jù)的邏輯處理的復(fù)雜度，降低針對(duì)時(shí)鐘和邏輯資源的使用量。

本發(fā)明的技術(shù)方案是這樣實(shí)現(xiàn)的：

第一方面，本發(fā)明實(shí)施例提供了一種數(shù)據(jù)處理的方法，所述方法包括：

將當(dāng)前SERDES輸出時(shí)鐘周期內(nèi)的輸出數(shù)據(jù)移入預(yù)設(shè)長度的緩存；

根據(jù)當(dāng)前緩存數(shù)據(jù)的信號(hào)變化沿在所述當(dāng)前緩存數(shù)據(jù)中確定基準(zhǔn)位置；

根據(jù)所述基準(zhǔn)位置以及預(yù)設(shè)的選取策略在所述當(dāng)前緩存數(shù)據(jù)中選取有效輸出數(shù)據(jù)。

在上述方案中，所述將SERDES輸出時(shí)鐘的當(dāng)前周期內(nèi)的輸出數(shù)據(jù)移入預(yù)設(shè)長度的緩存，包括：

當(dāng)所述緩存中的數(shù)據(jù)已填滿時(shí)，將所述輸出數(shù)據(jù)移入所述緩存，并且按照所述輸出數(shù)據(jù)長度將所述緩存中最先進(jìn)入所述緩存的歷史數(shù)據(jù)移出所述緩存。

在上述方案中，所述根據(jù)當(dāng)前緩存數(shù)據(jù)的信號(hào)變化沿在所述當(dāng)前緩存數(shù)據(jù)中確定基準(zhǔn)位置，包括：

在所述當(dāng)前SERDES輸出時(shí)鐘周期內(nèi)的輸出數(shù)據(jù)移入預(yù)設(shè)長度的緩存后，若所述緩存首次填滿，則將最接近所述緩存中間位置的信號(hào)變化沿作為所述基準(zhǔn)位置；