[發明專利]數據處理器

有效

• 申請號: 201710376291.8
• 申請日: 2017-05-24
• 公開（公告）號: CN107436809B
• 公開（公告）日: 2023-09-05
• 發明（設計）人: 丹尼爾·麥克納;杰弗里·托馬斯·勒利格;尤安·詹姆斯·哈伍德
• 申請（專利權）人: 恩智浦美國有限公司
• 主分類號: G06F9/50
• 分類號: G06F9/50
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 倪斌

1.一種數據處理器，其特征在于，包括：

存儲器管理單元，其具有MMU輸入端和MMU輸出端，其中所述存儲器管理單元被配置為：

在所述MMU輸入端處接收來自CPU的外部操作數據，所述外部操作數據能表示響應數據的請求；

基于所述外部操作數據設置所述外部操作數據的確定性數量值，其中所述確定性數量值能夠為活躍值或非活躍值的任一者；其中所述確定性數量值的活躍值指示在確定性基礎上需要響應數據，以使提供響應數據的時間延遲為已知且精確；所述確定性數量值的非活躍值指示在確定性基礎上不需要響應數據，以使提供響應數據的時間延遲不需要為已知；

基于所述外部操作數據和所述確定性數量值將存儲器信號提供到所述MMU輸出端，

非確定性處理器塊，其包括：

NDP輸入端，其被配置成接收來自所述MMU輸出端的所述存儲器信號；

控制塊；

性能增強塊；以及

NDP輸出端，

其中所述控制塊被配置為：

(i)如果所述確定性數量值是所述活躍值，將所述存儲器信號發送到所述NDP輸出端，由此繞過所述性能增強塊；所述性能增強塊能夠與存儲器相比更快地將響應數據提供到所述CPU；或者

(ii)如果所述確定性數量值是所述非活躍值，將能表示所述響應數據的請求的所述存儲器信號的至少一部分發送到所述性能增強塊，其中：

如果所述性能增強塊包括所述響應數據，則所述性能增強塊被配置成將所述響應數據發送到所述CPU；或者

如果所述性能增強塊不包括所述響應數據，則所述性能增強塊被配置成將所述存儲器信號發送到所述NDP輸出端。

2.根據權利要求1所述的數據處理器，其特征在于，所述存儲器信號包括控制信號和請求信號，所述控制信號能表示所述確定性數量值，所述請求信號能表示所述響應數據的請求，并且其中所述非確定性處理器塊另外包括：

路徑塊，其被配置成接收所述請求信號；

其中所述控制塊被配置成接收所述控制信號，并且基于所述控制信號所述控制塊被配置為：

(i)如果所述確定性數量值是所述活躍值，指示所述路徑塊將所述請求信號發送到所述NDP輸出端，由此繞過所述性能增強塊；或者

(ii)如果所述確定性數量值是所述非活躍值，指示所述路徑塊將所述請求信號發送到所述性能增強塊。

3.根據權利要求2所述的數據處理器，其特征在于，如果所述性能增強塊不包括所述響應數據，所述性能增強塊被配置成發送：

所述請求信號到所述NDP輸出端；以及

所述控制信號到所述NDP輸出端。

4.根據權利要求2所述的數據處理器，其特征在于，所述外部操作數據包括：

確定性信號，其被配置成設置所述確定性數量的所述值；以及

CPU請求數據，其能表示所述響應數據的請求。

5.根據權利要求4所述的數據處理器，其特征在于，所述CPU請求數據包括能表示存儲器訪問操作的數據部分以及能表示執行所述存儲器訪問操作的存儲器位置的地址部分。

6.根據權利要求5所述的數據處理器，其特征在于：

所述路徑塊包括：

數據路徑塊，其被配置成接收所述數據部分；以及

地址路徑塊，其被配置成接收所述地址部分；以及

所述性能增強塊包括數據陣列和標簽陣列，

其中：

當所述確定性數量值是所述活躍值時：

所述數據路徑塊被配置成將所述數據部分發送到所述NDP輸出端；以及

所述地址路徑塊被配置成將所述地址部分發送到所述NDP輸出端，以及

當所述確定性數量值是所述非活躍值時：

所述數據路徑塊被配置成將所述數據部分發送到所述數據陣列；以及

所述地址路徑塊被配置成將所述地址部分發送到所述標簽陣列。