[發明專利]一種應用于JPEG2000的Tier1接口設計方法

有效

• 申請號: 201710373129.0
• 申請日: 2017-05-24
• 公開（公告）號: CN107241602B
• 公開（公告）日: 2020-05-12
• 發明（設計）人: 梁煜;陳超偉;張為
• 申請（專利權）人: 天津大學
• 主分類號: H04N19/42
• 分類號: H04N19/42;G06F13/28;G06T9/00
• 代理公司: 天津市北洋有限責任專利代理事務所 12201
• 代理人: 程毓英

1.一種應用于JPEG2000的Tier1接口設計方法，其特征在于，設置三個MQ編碼器，在BPC編碼器輸出之前根據通道屬性對混在一起的上下文判決對CXD進行區分，被分開的上下文判決對CXD將根據各自的通道屬性，并行的進入對應的接口，分別輸入到3個MQ編碼器；每個編碼器單獨進行一種編碼通道的上下文判決對CXD編碼工作；BPC編碼器產生的上下文判決對CXD是不連續的，多個有效值之間會夾雜一部分無效值，設計一種重排電路來對輸出的上下文判決對CXD重新排序，將上下文判決對CXD當中的有效值與無效值區分開；接口工作流程如下：

(1)BPC編碼器產生的上下文判決對CXD根據其自身所帶的通道屬性被分成重要性通道、幅度細化通道、清除通道三組；

(2)上下文判決對CXD根據各自通道屬性進入對應的重排電路，以向量陣列的形式輸出；

重排電路包括多個重排單元，有效上下文判決對CXD集中在一起，占據低位向量，優先輸出，無效的上下文判決對CXD被清零，同時放到高位向量處，以免影響后續MQ編碼的處理；

(3)輸出的上下文判決對CXD向量陣列進入異步并入串出FIFO部分，首先進入Write_FIFO寫控制模塊，該模塊具有兩個功能：

A.產生后面FIFO組所需要的寫數據和寫信號：Write_FIFO模塊當中的寫數據個數與FIFO組當中的FIFO數目一致且一一對應，寫信號的位寬與寫數據的個數一致，其每一位表示對應的寫數據是否有數據寫入；Write_FIFO模塊設置一個寫指針；當前進入模塊的上下文判決對CXD成功寫入對應的多個寫數據之后，寫指針將指向下一個空的寫數據，接下來進入模塊的上下文判決對CXD就將從寫指針指向的空的寫數據開始寫入，寫信號也隨之產生；

B.產生BPC編碼器的使能控制信號：當剩余的空FIFO數目充足時，位平面編碼器的使能信號保持高電平，位平面編碼器持續工作，當空的FIFO數目小于當前產生的有效CXD數目的時候，Write_FIFO模塊會將位平面編碼的使能信號拉低，從而暫停位平面編碼器的工作，防止FIFO溢出；

(4)每個寫數據被寫入FIFO組的對應FIFO當中；

(5)Read_FIFO讀控制模塊采用循環取數的方式，每個時鐘周期從FIFO組取出一個上下文判決對CXD輸出給MQ編碼器。