[發(fā)明專利]電感組合及其線路結(jié)構(gòu)

有效

• 申請?zhí)枺?/td>: 201710372957.2
• 申請日: 2017-05-24
• 公開（公告）號: CN108878406B
• 公開（公告）日: 2020-04-21
• 發(fā)明（設(shè)計）人: 賴佳助;方柏翔;陳冠達
• 申請（專利權(quán)）人: 矽品精密工業(yè)股份有限公司
• 主分類號: H01L23/64
• 分類號: H01L23/64;H01F21/12;H01F27/28;H01F27/29
• 代理公司: 北京戈程知識產(chǎn)權(quán)代理有限公司 11314
• 代理人: 程偉;王錦陽

一種電感組合及其線路結(jié)構(gòu)，該電感組合將三組線圈配合四個導通端口，以任選兩個導通端口作為輸入端口與輸出端口而能提供多種電感樣式，且將該電感組合線路化以成為線路結(jié)構(gòu)的一部分。

技術(shù)領(lǐng)域

本發(fā)明有關(guān)一種線路結(jié)構(gòu)，尤指一種具有電感的線路結(jié)構(gòu)。

背景技術(shù)

隨著近年來移動通訊裝置的發(fā)展，除要求電子元件的效能的增進與元件尺寸的縮小外，也已發(fā)展出諸如具有低雜訊特性的芯片或在基板上整合被動元件用以濾除雜訊，以達到半導體元件的平衡。

目前在封裝基板上整合多功能或系統(tǒng)元件為半導體封裝領(lǐng)域的趨勢，故如何降低成本為目前發(fā)展非常重要的課題，因而盡量采用相同的分散式元件為降低成本較可行的方式。

如圖1所示，現(xiàn)有半導體封裝件1中，于一封裝基板10上布設(shè)一半導體芯片11與一被動元件12(如電感、電容或電阻)，且該半導體芯片11以焊線110電性連接該封裝基板10的電性接觸墊100，并以封裝膠體13包覆該半導體芯片11、被動元件12與該些焊線110。之后，通過多個焊球90將該半導體封裝件1接置于一電路板9上。

然而，現(xiàn)有半導體封裝件1中，欲使用相同的分散式元件(如多個個被動元件12)以提供多個電感值時，即需增加該封裝基板10的布設(shè)面積，如此將增加該半導體封裝件1的體積；但是若不增加該封裝基板10的布設(shè)面積，將使該被動元件12占用面積變大，因而造成布線空間變小與電性功能受限。

因此，如何克服現(xiàn)有技術(shù)中的種種問題，實已成目前亟欲解決的課題。

發(fā)明內(nèi)容

鑒于上述現(xiàn)有技術(shù)的缺陷，本發(fā)明提供一種電感組合及其線路結(jié)構(gòu)，不會增加封裝件體積，且不會縮減芯片的電性功能。

本發(fā)明的電感組合，包括：第一線圈；第二線圈，其電性連接該第一線圈；第三線圈，其電性連接該第二線圈；第一導通端口，其電性連接該第一線圈；第二導通端口，其電性連接該第二線圈；第三導通端口，其電性連接該第三線圈；以及第四導通端口，其電性連接該第一線圈。

前述的電感組合中，該第三線圈的其中一端部連接該第二線圈。

前述的電感組合中，該第一至第四導通端口的其中二者作為信號輸入端口與信號輸出端口。

前述的電感組合中，該第三線圈與該第二線圈位于同一層，且該第一線圈堆疊于該第二線圈與第三線圈上。

前述的電感組合中，該第二線圈通過導電體連接該第一線圈。

前述的電感組合中，該第一導通端口通過第一導電部連接至該第一線圈，該第二導通端口通過第二導電部連接至該第二線圈，該第三導通端口通過第三導電部連接至該第三線圈，該第四導通端口通過第四導電部連接至該第一線圈。

前述的電感組合中，該第一至第四導通端口位于該第一至第三線圈的外圍。

前述的電感組合中，該第一至第四導通端口為導電柱，且作為該第一導通端口的導電柱以其上端面通過第一導電部連接至該第一線圈，作為該第二導通端口的導電柱以其上端面通過第二導電部連接至該第二線圈，作為第三導通端口的導電柱以其上端面通過第三導電部連接至該第三線圈，且作為第四導通端口的導電柱以其下端面通過第四導電部連接至該第一線圈。

本發(fā)明還提供一種線路結(jié)構(gòu)，包括：絕緣體；以及前述的電感組合，其線路化形成于該絕緣體中。

前述的線路結(jié)構(gòu)中，該第一至第四導通端口為形成于該絕緣體中的導電柱。

前述的線路結(jié)構(gòu)中，該第一至第三線圈為形成于該絕緣體中的導電跡線。

前述的線路結(jié)構(gòu)中，該第一導電部為形成于該絕緣體中的導電跡線。

前述的線路結(jié)構(gòu)中，該第二至第四導電部為形成于該絕緣體中的導電跡線與導電盲孔。