[發(fā)明專利]一種邏輯驗(yàn)證方法及裝置

有效

• 申請?zhí)枺?/td>: 201710369925.7
• 申請日: 2017-05-23
• 公開（公告）號: CN108932355B
• 公開（公告）日: 2020-11-20
• 發(fā)明（設(shè)計(jì)）人: 傅詩雨;趙天良;逄淑楠;劉才齊
• 申請（專利權(quán)）人: 大唐移動通信設(shè)備有限公司
• 主分類號: G06F30/20
• 分類號: G06F30/20
• 代理公司: 北京同達(dá)信恒知識產(chǎn)權(quán)代理有限公司 11291
• 代理人: 劉醒晗

本發(fā)明公開了一種邏輯驗(yàn)證方法及裝置，應(yīng)用于基站邏輯驗(yàn)證平臺，Testbench獲取DUT中執(zhí)行相應(yīng)可邏輯實(shí)現(xiàn)功能所需的參數(shù)文本，并依據(jù)參數(shù)文本生成輸入激勵(lì)，調(diào)用總線接口中傳輸輸入激勵(lì)的信號線，將輸入激勵(lì)傳輸至DUT，調(diào)用總線接口中傳輸邏輯驗(yàn)證結(jié)果的信號線，獲取DUT基于輸入激勵(lì)進(jìn)行邏輯驗(yàn)證的邏輯驗(yàn)證結(jié)果，基于邏輯驗(yàn)證結(jié)果，對DUT中相應(yīng)可邏輯實(shí)現(xiàn)功能進(jìn)行邏輯驗(yàn)證。針對DUT中不同的可邏輯實(shí)現(xiàn)功能進(jìn)行邏輯驗(yàn)證時(shí)，可直接通過調(diào)用總線接口中傳輸輸入激勵(lì)的信號線實(shí)現(xiàn)邏輯驗(yàn)證，即，可直接在總線接口中修改信號線，不需要修改Testbench內(nèi)部代碼，提高了邏輯驗(yàn)證的效率。

技術(shù)領(lǐng)域

本發(fā)明涉及仿真測試技術(shù)領(lǐng)域，尤其涉及一種邏輯驗(yàn)證方法及裝置。

背景技術(shù)

隨著基站中可邏輯實(shí)現(xiàn)功能(例如，物理層算法功能、接口功能以及數(shù)據(jù)傳輸功能等)的增加，對于基站中可邏輯實(shí)現(xiàn)功能的仿真也越來越復(fù)雜。用于對基站中可邏輯實(shí)現(xiàn)功能進(jìn)行仿真的邏輯驗(yàn)證平臺，快速實(shí)現(xiàn)如此龐大的功能面臨極大的挑戰(zhàn)。邏輯驗(yàn)證平臺一般根據(jù)可邏輯實(shí)現(xiàn)功能的激勵(lì)需求向被測的可邏輯實(shí)現(xiàn)的功能傳遞激勵(lì)，然后接收經(jīng)過邏輯處理的結(jié)果，通過檢查接收到的數(shù)據(jù)的正確性來達(dá)到驗(yàn)證邏輯處理正確性的目的。下面以對基站中可邏輯實(shí)現(xiàn)功能的邏輯驗(yàn)證為例進(jìn)行說明。

針對基站中可邏輯實(shí)現(xiàn)功能的邏輯驗(yàn)證，目前常用的邏輯驗(yàn)證平臺如圖1所示，圖1中待測設(shè)計(jì)(Design Under Test，DUT)表示基站中待測的可邏輯實(shí)現(xiàn)功能設(shè)計(jì)，為了方便描述，本申請中將基站中待測的可邏輯實(shí)現(xiàn)功能設(shè)計(jì)，簡稱為DUT，Testbench是模擬實(shí)際場景的仿真模型，Testbench為DUT傳遞激勵(lì)，且通過的輸入信號線、輸出信號線與DUT相連，其中，的輸入信號線、輸出信號線分別與Testbench和DUT的軟件端口相連，DUT通過輸出信號線向Testbench輸出邏輯驗(yàn)證結(jié)果，Testbench通過將接收到的邏輯驗(yàn)證結(jié)果與預(yù)期的邏輯驗(yàn)證結(jié)果進(jìn)行比較，評估邏輯驗(yàn)證的正確性。

目前，針對DUT中包括的不同的可邏輯實(shí)現(xiàn)功能進(jìn)行邏輯驗(yàn)證都需要部署不同的信號線，即都需要修改信號線以及Testbench內(nèi)部代碼，并需要調(diào)用Testbench以及DUT的不同軟件端口，這大大降低了邏輯驗(yàn)證的效率。

發(fā)明內(nèi)容

本發(fā)明的目的是提供一種邏輯驗(yàn)證方法及裝置，以解決現(xiàn)有技術(shù)中針對DUT中包括的不同的可邏輯實(shí)現(xiàn)功能進(jìn)行邏輯驗(yàn)證效率較低的問題。

本發(fā)明的目的是通過以下技術(shù)方案實(shí)現(xiàn)的：

第一方面，提供一種邏輯驗(yàn)證方法，應(yīng)用于基站邏輯驗(yàn)證平臺，所述基站邏輯驗(yàn)證平臺中包括仿真模型Testbench與待測設(shè)計(jì)DUT，所述Testbench與所述DUT之間通過總線接口相連，所述總線接口中包括用于傳輸輸入激勵(lì)以及邏輯驗(yàn)證結(jié)果的信號線，在該方法中，所述Testbench獲取所述DUT中執(zhí)行相應(yīng)可邏輯實(shí)現(xiàn)功能所需的參數(shù)文本，依據(jù)所述參數(shù)文本生成輸入激勵(lì)，并調(diào)用所述總線接口中傳輸所述輸入激勵(lì)的信號線，將所述輸入激勵(lì)傳輸至所述DUT，所述Testbench調(diào)用所述總線接口中傳輸邏輯驗(yàn)證結(jié)果的信號線，獲取所述DUT基于所述輸入激勵(lì)進(jìn)行邏輯驗(yàn)證的邏輯驗(yàn)證結(jié)果，基于所述邏輯驗(yàn)證結(jié)果，對所述DUT中相應(yīng)可邏輯實(shí)現(xiàn)功能進(jìn)行邏輯驗(yàn)證。

本發(fā)明實(shí)施例中，在基站邏輯驗(yàn)證平臺搭建好之后，所述Testbench依據(jù)所述DUT中可邏輯實(shí)現(xiàn)功能所需的參數(shù)文本生成輸入激勵(lì)，通過調(diào)用所述總線接口中傳輸所述輸入激勵(lì)的信號線，將所述輸入激勵(lì)傳輸至所述DUT，不同于現(xiàn)有技術(shù)中針對DUT中不同的可邏輯實(shí)現(xiàn)功能進(jìn)行邏輯驗(yàn)證時(shí)需要修改信號線以及Testbench內(nèi)部代碼，本發(fā)明實(shí)施例中針對DUT中不同的可邏輯實(shí)現(xiàn)功能進(jìn)行邏輯驗(yàn)證時(shí)，可直接通過調(diào)用所述總線接口中傳輸所述輸入激勵(lì)的信號線實(shí)現(xiàn)邏輯驗(yàn)證，即，可直接在總線接口中修改信號線，不需要修改Testbench內(nèi)部代碼，故，提高了邏輯驗(yàn)證的效率。

較佳的，所述Testbench獲取所述DUT中執(zhí)行相應(yīng)可邏輯實(shí)現(xiàn)功能所需的參數(shù)文本，包括：