[發明專利]轉接板的RDL封裝成形方法

有效

• 申請號: 201710368236.4
• 申請日: 2017-05-23
• 公開（公告）號: CN107240579B
• 公開（公告）日: 2019-12-24
• 發明（設計）人: 王振杰
• 申請（專利權）人: 華進半導體封裝先導技術研發中心有限公司
• 主分類號: H01L23/495
• 分類號: H01L23/495;H01L21/56
• 代理公司: 11250 北京三聚陽光知識產權代理有限公司
• 代理人: 馬永芬

本發明公開了一種轉接板的RDL成形方法，包括：對轉接板的正面進行不完全刻穿的刻蝕得到第一刻蝕紋路，對轉接板的背面進行不完全刻穿的刻蝕得到第二刻蝕紋路，導通第一刻蝕紋路和所述第二刻蝕紋路，在第一刻蝕紋路和第二刻蝕紋路之間形成第三刻蝕紋路，對第一刻蝕紋路、第二刻蝕紋路和第三刻蝕紋路進行封裝處理。通過本發明，可以在轉接板內部形成RDL線路，提高了單一轉接板的RDL線路數量，從而能夠提高單一轉接板上單位面積上所能承載的IO數量，提高轉接板的集成度。

技術領域

本發明涉及半導體加工技術領域，具體涉及一種轉接板的RDL成形方法。

背景技術

高性能極大規模集成電路發展亟需先進封裝技術推動，三維系統級封裝技術(Three Dimensional System in Package，3D SiP)因具有高集成度、低功耗、低信號損耗和噪聲、小型化、輕型化等特點，成為新一代的三維高密度集成技術。硅通孔轉接板技術(Though-Silicon-Via Interposer，TSV Interposer)作為3D SiP技術的主流分支，也已成為國內外學術界和工業界最熱門的研究方向，對于推動集成電路行業發展具有重要現實意義和戰略意義。

在基于TSV轉接板的3D封裝結構上，微組裝技術及轉接板的可靠性上存在著一些挑戰，如采用新的封裝結構和材料，采用大尺寸大功率裸片和小尺寸細間距芯片。在此基礎上，轉接板還需鋪設再分布層(Redistribution Layer，RDL)，以此，來增加轉接板上的輸入/輸出接口(Input/Output，IO)數量。RDL是材料頂層或者底層上面的一層金屬，例如鋁(Al)，亦即，RDL通常鋪設在轉接板正面和/或背面。現有技術中，由于通常將RDL設置在轉接板正面和/或背面，為了滿足IO數量的需求，通常需要鋪設多層RDL，由此導致轉接板厚度增加，造成了封裝電路的結構復雜，集成度低。

因此，如何提高轉接板上的RDL集成程度成為亟待解決的技術問題。

發明內容

因此，本發明要解決的技術問題在于如何提高轉接板上的RDL集成程度，從而提供一種轉接板的RDL成形方法。

根據第一方面，本發明實施例提供了一種轉接板的RDL成形方法，包括：

對轉接板的正面進行不完全刻穿的刻蝕得到第一刻蝕紋路；對轉接板的背面進行不完全刻穿的刻蝕得到第二刻蝕紋路；通過填銅的方式導通第一刻蝕紋路和第二刻蝕紋路；在第一刻蝕紋路和第二刻蝕紋路之間填銅的部分進行刻蝕形成第三刻蝕紋路；分別對第一刻蝕紋路和第二刻蝕紋路進行RDL處理。

可選地，導通第一刻蝕紋路和第二刻蝕紋路包括：聯通第一刻蝕紋路和第二刻蝕紋路；對第一刻蝕紋路和第二刻蝕紋路的聯通處進行填銅導通。

可選地，在第一刻蝕紋路和第二刻蝕紋路之間形成第三刻蝕紋路包括：將第一刻蝕紋路和第二刻蝕紋路之間的填銅至少部分刻蝕形成第三刻蝕紋路。

可選地，在在第一刻蝕紋路和第二刻蝕紋路之間形成第三刻蝕紋路之后，在分別對第一刻蝕紋路和第二刻蝕紋路進行RDL處理之前，還包括：在第三刻蝕紋路上填充絕緣材料。

可選地，轉接板為硅基轉接板。

可選地，絕緣材料為環氧樹脂注塑化合物。

根據本發明實施例提供的轉接板的RDL成形方法，對轉接板的正面以及背面進行不完全刻穿的刻蝕得到第一刻蝕紋路和第二刻蝕紋路，而后，由于導通第一刻蝕紋路和第二刻蝕紋路，在第一刻蝕紋路和第二刻蝕紋路之間形成第三刻蝕紋路，由此，在轉接板內部可以形成RDL線路，相對于現有技術中，在轉接板的正面和/或背面形成RDL線路的方式，本實施例提供的方案在轉接板內部形成RDL線路，提高了單一轉接板的RDL線路數量，從而能夠提高單一轉接板上單位面積上所能承載的IO數量，提高了轉接板的集成度。