[發明專利]一種采用異質結結構的可控硅及其制造方法

有效

• 申請號: 201710365079.1
• 申請日: 2017-05-22
• 公開（公告）號: CN107180858B
• 公開（公告）日: 2019-10-29
• 發明（設計）人: 鄒有彪;廖航;童懷志;劉宗賀;徐玉豹;王泗禹;王禺
• 申請（專利權）人: 富芯微電子有限公司
• 主分類號: H01L29/10
• 分類號: H01L29/10;H01L21/336;H01L29/74
• 代理公司: 北京和信華成知識產權代理事務所(普通合伙) 11390
• 代理人: 胡劍輝

本發明公開了一種采用異質結結構的可控硅，包括P型穿通區、N型長基區、P+陽極區、P型短基區；P型短基區與P型穿通區之間設有溝槽；P型穿通區、N+陰極區、P型短基區上側均覆有氮化硅鈍化層；P型短基區上側還設有門極；本發明的制作工藝包括：硅片雙面拋光、氧化、穿通區光刻、穿通擴散、短基區擴散、濃硼區光刻、濃硼區擴散、陰極區光刻、生長碳化硅外延、碳化硅刻蝕、溝槽光刻、溝槽腐蝕、氮化硅鈍化、玻璃鈍化、引線孔光刻、蒸鋁、鋁反刻、鋁合金、背金。本發明減小了常溫下可控硅的觸發電流，避免了發射區重摻雜效應的發生，提高了可控硅在高溫下工作的穩定性。

技術領域

本發明屬于半導體分立器件領域，尤其涉及一種采用異質結結構的可控硅及其制造方法。

背景技術

可控硅是一種常見的三端器件，通過施加合適的柵極電流可以觸發器件進入導通狀態。觸發電流由柵極偏置電路提供，觸發電流過大意味著柵極偏置電路功耗大、觸發電路復雜，為了降低柵極偏置電路的功耗，在一定的范圍內減小觸發電流是有必要的。為了減小常溫下可控硅的觸發電流，工藝上常用的一種方法是提高N⁺陰極區的摻雜濃度，減小P型短基區的摻雜濃度，減小NPN三極管有效基區寬度，使得可控硅體內NPN三極管的放大系數變大，從而起到減小觸發電流的作用。然而對N⁺陰極區進行重摻雜有可能會導致發射區重摻雜效應，N⁺陰極區(NPN三極管的發射區)的禁帶寬度變窄，造成NPN管發射區內少子電流增大，使得NPN三極管放大系數減小，可控硅的觸發電流反而會增大；而減小NPN三極管有效基區寬度通常會導致可控硅擊穿電壓降低。

另一方面，較小觸發電流的可控硅工作在高溫條件下時，體內三極管的放大系數會隨溫度升高而增大，可控硅觸發電流減小，誤觸發概率大大增加，這會影響到器件和電路的正常工作，嚴重時甚至使可控硅一直處于導通狀態，失去開關的作用。因此，可控硅在高溫條件下工作時穩定性的問題變得不容忽視。

發明內容

本發明的目的在于克服現有技術存在的以上問題，提供一種采用異質結結構的可控硅及其制造方法，目的是減小常溫下可控硅的觸發電流，避免發射區重摻雜效應的發生，提高可控硅在高溫下工作的穩定性。

為實現上述技術目的，達到上述技術效果，本發明通過以下技術方案實現：

一種采用異質結結構的可控硅，包括P型穿通區、N型長基區、P+陽極區、P型短基區，P型穿通區設于N型長基區兩側，N型長基區上側設有P型短基區，N型長基區下側設有P+陽極區，P+陽極區下側與陽極相連；

所述P型短基區上側設有N+陰極區，N+陰極區上側與陰極相連；

所述P型短基區與P型穿通區之間設有溝槽；

所述P型穿通區、N+陰極區、P型短基區上側均覆有氮化硅鈍化層；

所述P型短基區上側還設有門極。

進一步地，所述P型穿通區、N型長基區、P+陽極區、P型短基區的材料均為硅，N+陰極區的材料為碳化硅。

進一步地，所述N+陰極區的材料為寬禁帶半導體材料，該寬禁帶半導體材料采用氮化鎵或砷化鎵。

本發明還提供一種采用異質結結構的可控硅制造方法，所述方法包括以下步驟：襯底材料準備、氧化、穿通區光刻、穿通擴散、短基區擴散、濃硼區光刻、濃硼區擴散、陰極區光刻、N型摻雜碳化硅外延生長、碳化硅刻蝕、溝槽光刻、溝槽腐蝕、氮化硅鈍化、玻璃鈍化、引線孔光刻、蒸鋁、鋁反刻、鋁合金、背面金屬化。

進一步地，所述襯底材料準備步驟中選擇N型半導體硅片，所選N型半導體硅片電阻率為30～300Ω·cm，硅片厚度為230～300μm，并進行雙面拋光。

進一步地，所述氧化步驟的條件是氧化溫度為1000℃～1100℃，時間為4h～8h，氧化層的厚度為1.4μm～2μm。